当サイトでの位置づけ
WLP・マスクアライナー等、ウェハ上で実装準備を進める装置に強みがあり、後工程寄りの前工程（再配線・ボンディング前処理）の境界領域で参照されます。
企業の強み
ウェーハレベルパッケージング装置における専門性
マスクアライナーおよび基板ボンディング技術
MEMS・先端パッケージング向けソリューション
主要製品・ソリューション
ウェーハレベルパッケージング装置
- •ボンディング装置
- •コーティング装置
リソグラフィ装置
- •マスクアライナー
Suss MicroTecの製品
関連装置カテゴリ
フリップチップボンダー
フリップチップボンダー（Flip Chip Bonder）は、チップを裏返して基板に直接実装し、はんだバンプを介して電気・機械接続を行う先端実装装置です。
メーカー 4 社ウェハレベルパッケージングウェハレベルパッケージング（WLP：Wafer Level Packaging）は、ダイシング前のウェハ状態で再配線層形成、バンプ形成、保護膜形成などのパッケージング工程を一括実施する先端技術です。
メーカー 9 社MEMS製造装置MEMS（Micro Electro Mechanical Systems）製造装置は、マイクロメートルスケールの機械構造と電子回路を同一基板上に作製する微小機械デバイス製造に特化した装置群です。
メーカー 9 社半導体製造装置メーカーの世界シェア＆カオスマップ
ASML・Applied Materials・TEL・Lam Research・KLAなど、Suss MicroTecを含む主要メーカーの工程別シェアを図解で比較。
関連用語
同じトピックの用語
先端パッケージング のトピックで関連する用語です。
同じトピックの企業
比較・違いを学ぶ
CoWoSとInFOの違い（TSMC先進パッケージング比較）
CoWoSとInFOは、いずれもTSMCが提供する先進パッケージング技術です。CoWoSはシリコンインターポーザーを介して複数チップを横に並べ高密度接続する2.…
HBM2EとHBM3の違い（世代別スペック比較）
HBM（High Bandwidth Memory）はDRAMを縦に積層しTSV（Through-Silicon Via）で接続した超高帯域メモリです。AI学習…
2.5Dパッケージングと3D ICパッケージングの違い
ムーアの法則の鈍化に伴い、異なる機能のチップを高密度で組み合わせる「先進パッケージング」が半導体の性能向上の主戦場になっています。2.5D実装（CoWoS・In…
TSVとワイヤーボンドの違い｜接続密度・帯域幅・コストを比較
TSV（Through Silicon Via、シリコン貫通電極）とワイヤーボンディングはともに半導体チップと外部を電気接続する後工程技術ですが、接続方式・密度…
ハイブリッドボンディングとフリップチップボンディングの違い
どちらもダイとダイ、またはダイと基板を電気的に接続する実装技術ですが、接合メカニズムと達成できる接続密度が根本的に異なります。フリップチップははんだバンプ（直径…
CoWoS vs SoIC：TSMCの先端パッケージング技術の違い
CoWoS（Chip on Wafer on Substrate）とSoIC（System on Integrated Chips）はどちらもTSMCの先端パッ…
Suss MicroTec のご担当者様へ
このページの掲載内容を貴社で管理できます（企業ページの認領）。情報の修正は無料、詳細掲載や資料掲載は有料プランでご利用いただけます。
※ 税別。有料プランは最低3ヶ月から。 プランの詳細を見る