ひと言で言うと「ウェハ上に回路を作り、切り出してパッケージし、試験して出荷する」までの全ステップです。下記の本文に加え、当サイトの記事・ガイド「半導体製造プロセスの全体像」でも工程と装置の対応を俯瞰できます。
半導体製造プロセス（Manufacturing Process）とは、シリコンウェハ上にトランジスタ・配線・絶縁膜などの構造を繰り返し積み重ね、最終的に機能する集積回路チップを完成させるまでの一連の工程の総称です。前工程（Front-End：ウェハ上への素子形成）と後工程（Back-End：切断・パッケージング・テスト）から構成され、数百〜数千ステップにも及ぶ精密な製造シーケンスです。
前工程は主に以下の繰り返し工程から成ります。（1）洗浄：ウェハ表面の汚染除去。（2）成膜（CVD/PVD/ALD）：絶縁膜・金属膜・半導体膜の形成。（3）フォトリソグラフィ：フォトレジスト塗布→露光（EUV/DUV）→現像でパターン形成。（4）エッチング（ドライ/ウェット）：不要部分の除去。（5）イオン注入：ドーパントの導入。（6）アニール：熱処理で結晶修復・活性化。（7）CMP：平坦化研磨。これらを数十〜数百サイクル繰り返してデバイス構造を作り上げます。
製造プロセスの世代（ノード）は、技術の成熟度と微細化の指標として使われます。現在の量産最先端は3nm（TSMC N3、Samsung SF3）で、2nm（TSMC N2）・1.8nm（Intel 18A）が開発中・立ち上げ中です。ノードが進むにつれてトランジスタ密度が向上し、性能・電力効率が改善しますが、製造の難易度とコストも指数関数的に増大します。
後工程では、ウェハ上の各チップを電気テスト（ウェハプローブテスト）→ダイシング（切断）→パッケージング（基板への実装・封止）→最終テスト（ATE：自動テスト装置）→出荷検査の順に処理します。先進パッケージング（CoWoS・SoIC・HBM積層）の台頭により、後工程の技術的重要性は前工程に匹敵するレベルまで高まっています。
半導体製造プロセス全体を支える主要装置メーカーとして、Applied Materials（多くのプロセス装置カテゴリで世界最大）、Lam Research（エッチング・ALD・CMP）、ASML（リソグラフィ装置：EUV独占）、東京エレクトロン（コータ/デベロッパ・CVD・エッチング）、KLA（検査・計測）、アドバンテスト（テスト）が挙げられます。これら5〜6社が半導体製造装置市場の約70%以上を占めています。