HKMG와 폴리실리콘 게이트의 차이
게이트는 얇은 절연막을 사이에 두고 채널에 전계를 걸어 전류를 켜고 끄는 부분입니다. 이 작은 적층 구조의 재료는 미세화의 역사에서 한 번 근본적으로 바뀌었는데, 그것이 폴리실리콘 게이트에서 HKMG로의 전환입니다.
결론
HKMG와 폴리실리콘 게이트의 가장 큰 차이는 게이트 절연막과 전극의 재료입니다. 폴리실리콘 게이트는 SiO₂(또는 SiON) 절연막 위에 불순물을 넣은 폴리실리콘 전극을 올린 구조로 오랫동안 CMOS의 표준이었습니다. 하지만 절연막이 1nm대로 얇아지자 터널링 누설 전류가 급증했습니다. HKMG는 유전율이 높은 하프늄 산화물(HfO₂) 계열 막으로 물리적 두께를 확보하고, 전극을 금속으로 바꿔 이 문제를 풀었습니다. 2007년 인텔이 45nm에서 처음 양산했습니다.
비교표
| 항목 | HKMG(High-k/메탈 게이트) | 폴리실리콘 게이트 |
|---|---|---|
| 게이트 절연막 | HfO₂ 계열 High-k 막(실리콘과의 계면에 얇은 SiO₂층) | SiO₂ 또는 질소를 넣은 SiON |
| 비유전율 | 약 20~25(HfO₂) | 약 3.9(SiO₂) |
| 게이트 전극 | TiN·TaN 등 금속 적층과 매립 금속 | 고농도로 도핑한 폴리실리콘 |
| 게이트 누설 전류 | 물리적으로 두껍게 만들 수 있어 크게 작음 | 1nm대 두께에서 터널링 누설 급증 |
| 전극 공핍 | 금속이라 일어나지 않음 | 일어남(실효 절연막 두께 증가) |
| 주 제조 방식 | 게이트 라스트(대체 금속 게이트) | 게이트를 먼저 만드는 기존 순서 |
| 주 증착 기술 | ALD(High-k 막, 일함수 금속) | 열산화·질화, CVD(폴리실리콘) |
| 적용 노드 | 45nm/32nm 이후 고성능 로직, FinFET·GAA 전부 | 28nm 이상 성숙 노드, 원가 중시 제품 |
폴리실리콘 게이트가 막힌 이유
트랜지스터를 작게 만들면 게이트의 제어력을 유지하기 위해 절연막도 얇게 해야 합니다. SiO₂ 계열 절연막은 90~65nm 세대에서 원자 몇 층 두께인 1nm 남짓까지 얇아졌고, 이 두께에서는 전자가 터널 효과로 절연막을 통과해 누설 전류가 흐릅니다. 조금만 더 얇게 해도 누설이 몇 배로 늘어나 소비전력과 발열 면에서 더는 현실적이지 않게 되었습니다.
High-k 막과 금속 전극이 함께 필요한 이유
게이트의 제어력은 막의 물리적 두께가 아니라 유전율을 고려한 전기적 두께(EOT, 등가 산화막 두께)로 정해집니다. HfO₂는 유전율이 SiO₂의 5~6배여서 같은 EOT를 훨씬 두꺼운 막으로 구현할 수 있고, 두꺼운 막은 터널링이 잘 일어나지 않습니다. 다만 High-k 막 위에 폴리실리콘을 올리면 문턱 전압이 원하는 값에서 벗어나고 이동도가 떨어지는 문제가 생겨, 전극도 금속으로 바꿔야 했습니다. 그 대신 NMOS와 PMOS에 일함수가 다른 금속을 따로 써야 합니다.
게이트 라스트와 지금도 쓰이는 폴리실리콘
현재 첨단 로직은 임시 폴리실리콘 게이트(더미 게이트)로 소스·드레인까지 만든 뒤 더미를 제거하고 금속을 채우는 게이트 라스트 방식으로 만듭니다. 금속이 고온 열처리를 거치지 않아 문턱 전압을 제어하기 쉽기 때문입니다. 한편 28nm 이상의 마이컴, 아날로그, 디스플레이 구동 IC처럼 원가가 중요한 제품에서는 공정이 단순한 폴리실리콘 게이트가 여전히 합리적인 선택입니다.
자주 묻는 질문
HKMG를 처음 양산한 곳은 어디인가요?
인텔이 2007년 45nm 프로세서에서 처음 양산했습니다. 이후 TSMC, 삼성전자, 글로벌파운드리 등이 32~28nm 세대에서 도입했습니다.
HKMG는 메모리에도 쓰이나요?
DRAM의 셀을 구동하는 주변 회로 트랜지스터에 HKMG가 도입되고 있습니다. DDR5·LPDDR5X처럼 빠른 메모리에서 주변 회로 성능을 높이기 위해서이며, 삼성전자와 SK하이닉스가 채택을 진행하고 있습니다.
High-k 막은 어떤 장비로 만드나요?
원자층 단위로 두께를 조절할 수 있는 ALD 장비로 성막하는 것이 일반적입니다. ALD 장비는 ASM 인터내셔널, 어플라이드 머티어리얼즈, 램리서치, 도쿄일렉트론(TEL)과 한국의 주성엔지니어링·원익IPS 등이 공급합니다.
로직·파운드리 비교 더 보기
출처
- 初心者のための半導体入門：High-k膜技術（SCREENセミコンダクターソリューションズ）
- ゲートスタック技術（表面科学 33巻11号）（日本表面科学会）
최종 업데이트: 2026년 10월 27일