FinFET과 GAA의 차이
트랜지스터를 작게 만들수록 게이트가 채널의 전류를 끄는 힘이 약해지는 '단채널 효과'가 커집니다. 평면 트랜지스터에서 FinFET으로, FinFET에서 GAA로 넘어온 것은 게이트가 채널을 더 많이 감싸 이 문제를 억누르기 위해서입니다. GAA는 최선단 로직의 주역을 FinFET에서 넘겨받고 있습니다.
결론
FinFET과 GAA의 가장 큰 차이는 게이트가 채널을 감싸는 면의 수입니다. FinFET은 세로로 선 실리콘 핀의 세 면을 게이트가 감싸는 구조로, 22nm 세대부터 널리 쓰였습니다. GAA는 가로로 누운 나노시트의 사방을 게이트가 완전히 둘러싸 전류 제어력이 더 높고, 시트의 폭과 개수로 구동력을 유연하게 설계할 수 있습니다. 삼성전자는 3nm부터, TSMC는 2nm부터 GAA를 채택했습니다.
비교표
| 항목 | FinFET | GAA(나노시트) |
|---|---|---|
| 게이트가 감싸는 면 | 핀의 3면 | 채널의 사방(전면) |
| 채널 형태 | 세로로 선 핀 | 가로로 쌓은 나노시트 여러 장 |
| 단채널 효과 억제 | 평면형보다 크게 개선됐지만 한계가 있음 | 전면 게이트로 더 높은 제어력 |
| 구동력 조절 | 핀 개수로 단계적으로 조절 | 시트 폭·개수로 연속적으로 조절 |
| 공정 난이도 | 성숙, 장비 생태계 확립 | Si/SiGe 적층 에피, 희생층 선택 식각, 내부 스페이서 등이 추가 |
| 채택 세대 | 22nm~3nm(TSMC N3까지) | 삼성전자 3nm(2022년), TSMC N2(2025년), 인텔 18A(RibbonFET) |
왜 GAA로 넘어가야 했나
FinFET은 핀을 더 가늘고 높게 만드는 방식으로 미세화를 이어 왔지만, 핀 폭을 줄이는 데 한계가 오면서 게이트의 제어력을 더 높이기 어려워졌습니다. GAA는 채널 전체를 게이트가 감싸기 때문에 같은 크기에서 누설 전류를 줄이면서 구동 전류를 확보하기 쉽습니다. 시트 폭을 바꿔 고성능용과 저전력용 트랜지스터를 한 칩 안에서 함께 설계할 수 있다는 점도 장점입니다.
공정과 장비에 미치는 영향
GAA는 실리콘과 실리콘게르마늄(SiGe)을 번갈아 쌓은 초격자를 에피택시로 만든 뒤, SiGe 층만 골라 녹여 내 나노시트를 공중에 띄우는 공정이 들어갑니다. 이때 실리콘은 거의 깎지 않고 SiGe만 제거하는 높은 선택비의 식각이 필요합니다. 또 시트 사이의 좁은 틈까지 게이트 절연막과 금속을 고르게 채워야 하므로 ALD의 중요성이 더 커집니다.
자주 묻는 질문
GAA는 언제부터 양산되었나요?
삼성전자가 2022년 3nm 공정에서 MBCFET이라는 이름으로 GAA 양산을 시작한 것이 세계 최초입니다. TSMC는 N2(2nm)부터 나노시트 GAA를 채택해 2025년 양산에 들어갔습니다.
GAA와 나노와이어는 어떻게 다른가요?
나노와이어는 원기둥 모양의 가는 채널을 게이트가 감싸는 구조이고, 나노시트는 이를 납작한 판 모양으로 넓힌 것입니다. 같은 면적에서 더 많은 전류를 흘릴 수 있어 현재 양산 GAA는 대부분 나노시트형입니다.
GAA 다음에는 어떤 구조가 오나요?
n형과 p형 트랜지스터를 위아래로 쌓는 CFET(상보형 FET)이 차세대 후보로 연구되고 있습니다. 칩 뒷면으로 전원을 공급하는 후면 전력 공급(BSPDN)도 GAA와 함께 도입되고 있습니다.
로직·파운드리 비교 더 보기
출처
- FinFET（Applied Materials）
- Gate-All-Around（Applied Materials）
- Early 2010s: Full-scale use of FinFETs has started（日本半導体歴史館（SHMJ））
- 2nm Technology（TSMC）
최종 업데이트: 2026년 10월 27일