結論：HKMG（High-k/Metal Gate）とポリシリコンゲート（SiO₂/SiON＋ポリシリコン）の違いは？
最大の違いは「ゲート絶縁膜と電極の材料」です。ポリシリコンゲートは、SiO₂（またはSiON）の絶縁膜の上に不純物をドープしたポリシリコンの電極を載せた構造で、数十年にわたりCMOSの標準でした。しかし絶縁膜を1nm台まで薄くすると、電子が絶縁膜を通り抜けるトンネルリークが急増し、それ以上の微細化が難しくなりました。HKMGは、誘電率の高いHfO₂系のHigh-k膜を使って物理的に厚い膜のまま同じ電気的な厚さを保ち、電極をTiNなどの金属に替えてポリシリコン特有の空乏化とHigh-k膜との相性の悪さを解消した構造です。2007年にIntelが45nm世代で量産を始め、現在の先端ロジックはすべてHKMGです。一方、28nm以上の成熟ノードではコストの安いポリシリコンゲートも使われ続けています。
比較表
| 観点 | HKMG（High-k/Metal Gate） | ポリシリコンゲート（SiO₂/SiON＋ポリシリコン） |
|---|---|---|
| ゲート絶縁膜 | HfO₂系のHigh-k膜（シリコンとの界面にごく薄いSiO₂層） | SiO₂、または窒素を添加したSiON |
| 絶縁膜の比誘電率 | 約20〜25（HfO₂） | 約3.9（SiO₂） |
| ゲート電極 | TiN・TaN・TiAlなどの金属積層と、WやAlなどの埋め込み金属 | リンやボロンを高濃度にドープしたポリシリコン |
| ゲートリーク電流 | 物理膜厚を厚くできるため大幅に小さい | 膜厚1nm台ではトンネルリークが急増する |
| ゲート電極の空乏化 | 金属なので起きない | 起きる（実効的な絶縁膜厚が厚くなる） |
| しきい値電圧の調整 | 仕事関数の異なる金属をNMOS・PMOSで使い分ける | ポリシリコンのドーピング（n型・p型）とチャネルドーピングで調整 |
| 製法 | Gate-Last（リプレースメントメタルゲート）が主流 | ゲート電極を先に形成する従来の工程順 |
| 主な成膜手法 | ALD（High-k膜・仕事関数金属） | 熱酸化・窒化、CVD（ポリシリコン） |
| 工程数・コスト | ダミーゲートの除去や金属の埋め込みが加わり増える | 少なく安価 |
| 適用ノード | 45nm/32nm以降の高性能ロジック、FinFET・GAAのすべて | 28nm以上の成熟ノード、コスト重視の製品 |
ポリシリコンゲートが行き詰まった理由
トランジスタを微細化すると、ゲートがチャネルを制御する力を保つためにゲート絶縁膜も薄くする必要があります。SiO₂系の絶縁膜は90nm〜65nm世代で1.2nm程度、原子にして数層分の厚さまで薄くなりました。この厚さになると、電子が量子力学的なトンネル効果で絶縁膜を通り抜け、ゲートリーク電流が流れます。膜をわずかに薄くするだけでリークは数倍に増えるため、これ以上の薄膜化は消費電力と発熱の点で現実的ではなくなりました。加えて、ポリシリコン電極は絶縁膜との界面側がわずかに空乏化し、実効的な絶縁膜厚を厚くしてしまうという問題も抱えていました。
High-k膜が解決したこと
ゲートがチャネルを制御する強さは、絶縁膜の厚さそのものではなく、誘電率を考慮した電気的な厚さで決まります。これをSiO₂に換算して表したのがEOT（等価酸化膜厚）です。HfO₂の比誘電率はSiO₂の5〜6倍あるため、同じEOTを5〜6倍の物理膜厚で実現できます。物理的に厚い膜なら電子はトンネルしにくくなり、ゲートの制御性を保ったままリーク電流を大幅に抑えられます。ただしHigh-k膜はシリコンとの界面の品質がSiO₂に劣るため、実際にはシリコンとの間にごく薄いSiO₂の界面層を残して積層します。
なぜ電極も金属に替える必要があったのか
High-k膜の上にそのままポリシリコン電極を載せると、界面の反応によってしきい値電圧が狙った値に合わなくなるフェルミレベルピニングが起き、High-k膜中の格子振動（フォノン）によってチャネルの移動度も低下しました。金属電極はこれらの問題を抑え、さらにポリシリコンの空乏化もなくします。その代わり、しきい値電圧をポリシリコンのドーピングで調整することはできなくなり、NMOSとPMOSで仕事関数の異なる金属を使い分ける必要が生じました。High-kとメタルゲートが必ずセットで語られるのは、どちらか一方だけでは問題を解決できないためです。
Gate-FirstとGate-Last
HKMGの製法には、従来と同じ順序でHigh-k膜とメタルゲートを先に作るGate-Firstと、仮のポリシリコンゲート（ダミーゲート）でソース・ドレインまで作ってから、ダミーを抜いて金属を埋め込むGate-Last（リプレースメントメタルゲート）の2つがあります。Gate-Firstは工程が単純ですが、ソース・ドレインの活性化に必要な高温の熱処理で金属の仕事関数が変わりやすいという弱点があります。Gate-Lastは工程が複雑になる代わりに、金属が高温を経験しないためしきい値電圧を制御しやすく、FinFETやGAAを含む現在の先端ロジックはこの方式で作られています。Gate-Lastでも、ポリシリコンはダミーゲートとして使われ続けている点は興味深いところです。
まとめ（どちらを選ぶか）
性能と消費電力が最優先の先端ロジックでは、HKMGが前提です。FinFETやGAAはHKMGなしには成立しません。一方、28nm以上の成熟ノードで、リーク電流の要求がそれほど厳しくなく、コストを重視するマイコンやアナログ、ディスプレイドライバなどでは、工程が少なく安価なポリシリコンゲートが今も合理的な選択です。TSMCの28nm世代にポリシリコンゲート版とHKMG版の両方が用意されているのは、この使い分けを反映しています。