一言で言うと「ALD（原子層堆積）とは、反応ガスを交互に少しずつ流すことで、原子1層ずつ均一に薄膜を積み上げる成膜技術」です。CVDと違い自己制限反応のため膜厚が原子レベルで制御でき、複雑な凹凸形状にも均一に成膜できます。FinFET/GAAのゲート絶縁膜（HfO₂等）に必須の技術です。
ALD（Atomic Layer Deposition／原子層堆積）は、自己制限的な表面反応を利用して薄膜を少しずつ積み上げる成膜技術です。CVD（化学気相成長）の一種に位置づけられ、フィンランドのTuomo Suntolaらが1970年代に原子層エピタキシー（ALE）として開発したのが始まりです。半導体の微細化と3D化が進んだ現在、最も精密な成膜技術の一つです。
ALDの基本サイクルは、1)前駆体Aの供給（表面への化学吸着が飽和すると反応が止まる）→ 2)パージ（余剰前駆体の除去）→ 3)反応ガスBの供給（吸着層と反応）→ 4)パージ（副生成物の除去）の4ステップです。1サイクルで成長する膜厚（GPC：Growth Per Cycle）は約0.3〜2Å（0.03〜0.2nm）で、前駆体分子の立体障害などにより1原子層分に満たないことが一般的です。例えばAl₂O₃（TMA/H₂O）やHfO₂では約1Åです。膜厚はサイクル数で決まるため、数Å単位で制御できます。
最大の特長はコンフォーマル性（段差被覆性）の高さです。前駆体が表面全体で飽和するまで吸着するため、高アスペクト比のホールやトレンチの側壁・底面もほぼ同じ膜厚で覆えます。これはCVD・PVDでは難しい特性で、3D NAND・FinFET・GAAナノシートなどの立体構造の製造に欠かせません。
主な用途：High-k誘電体（HfO₂、ZrO₂）はロジックのゲート絶縁膜やDRAMキャパシタの誘電膜、TiN・TaNはバリアメタルやゲート電極、Al₂O₃は3D NANDのブロッキング膜やパッシベーション膜、SiO₂・SiNはマルチパターニングのスペーサーやライナーに使われます。
熱ALD（Thermal ALD）のプロセス温度は材料によりおおむね150〜400℃です。プラズマで反応ガスを活性化するPEALD（Plasma Enhanced ALD）は、さらに低温（室温〜200℃程度）でも成膜でき、温度に弱い材料の上やバックエンド工程にも使えます。装置の方式（枚葉式・空間分割・バッチ式）と主要メーカーは「ALD装置」の用語ページで扱います。
