成膜（Deposition）は、半導体製造プロセスにおいて、ウェハ（基板）上に薄膜材料を積層・堆積させる工程の総称です。絶縁膜・導電膜・半導体膜など多様な材料層を形成し、トランジスタ・配線・バリア層・保護膜などのデバイス構造を作り上げる際に用いられます。プロセス全体の中でも成膜は最も頻度の高い工程の一つです。
成膜技術は大きく3種類に分類されます。CVD（化学気相成長）は、原料ガスの化学反応を利用して膜を形成します。段差被覆性に優れ、複雑な3D構造への均一な成膜が可能です。PVD（物理気相成長）は、スパッタリングや蒸着など物理的プロセスを利用し、高純度な金属膜の形成に適しています。ALD（原子層堆積）は、前駆体を交互に供給して1原子層ずつ成膜する究極の制御技術で、ゲート絶縁膜や超薄膜バリアに使われます。
代表的な成膜材料と用途の例として、ポリシリコン（ゲート電極・抵抗）、シリコン酸化膜（絶縁膜・STI充填）、シリコン窒化膜（エッチングストッパー・スペーサー）、High-k誘電体（HfO₂、ゲート絶縁膜）、タングステン（コンタクト充填）、銅（配線）、タンタル/窒化タンタル（銅バリアメタル）などが挙げられます。
成膜工程の品質指標は、膜厚の均一性（ウェハ内・ウェハ間）、ステップカバレッジ（3D構造の被覆率）、膜密度・純度・応力・屈折率などの膜質特性です。これらが最終デバイスの動作特性・信頼性・歩留まりに直接影響します。特に先端ノード（3nm以下）では膜厚公差がÅ（オングストローム）レベルで要求されます。
主要装置メーカーとして、Applied Materials（多分野で世界最大）、Lam Research（CVD・ALD）、東京エレクトロン（CVD・ALD）、ASM International（ALD専業で最大シェア）などがあります。成膜装置は半導体製造装置市場の中で最大のセグメントを占め、先端ノードへの移行とともに技術革新が続いています。