成膜（デポジション）とは、半導体製造プロセスにおいて、ウェハ表面に薄膜材料を均一に形成する工程の総称です。この薄膜は、トランジスタの絶縁層、配線、バリア層など、デバイスの構造と性能を決定づける極めて重要な役割を果たします。
主な成膜方式には、化学反応を利用するCVD（化学気相成長）、物理的な手法を用いるPVD（物理気相成長）、そして原子層レベルで極薄膜を形成するALD（原子層堆積）があります。特に3nmプロセス以降の最先端プロセスでは、ALD技術による超精密な膜厚制御が不可欠となっています。
成膜工程の品質（膜厚の均一性、純度、密着性など）は、最終的な半導体チップの歩留まりや信頼性に直結するため、高度なプロセス管理が求められます。