前工程の断面がどう変化してMOSFETができあがるのか、パッケージ構造は世代ごとに何が違うのか。文章だけでは掴みにくい立体構造を、断面図で並べて解説する図解ページをまとめています。
シリコンウェハの上にMOSFETと配線がどう積み上がっていくのかを、工程順の断面図で図解。素子分離（STI）からゲート形成、ソース・ドレイン、シリサイド、多層配線まで、各ステップで断面がどう変化するかを追えます。
ワイヤボンド・フリップチップ・ファンアウトWLP・2.5Dインターポーザ・3D積層という5つのパッケージ構造を、同じ縮尺の断面図で並べて比較。接続方式・ピッチ・帯域がどう違うのかを、構造の違いから理解できます。