図解
半導体前工程の断面図解（MOSFETができるまで）
最終更新：2026-08-03
要点
半導体の前工程は、成膜・露光・エッチングという3つの基本操作を何百回も繰り返して、ウェハ断面に立体構造を積み上げていく作業です。素子分離（STI）→ゲート絶縁膜とゲート電極→ソース・ドレインのイオン注入→シリサイド→層間絶縁膜と多層配線、という順に断面が変化していきます。この図解は各段階の断面を並べ、どの工程で何が形作られるのかを対応づけたものです。
工程順の断面変化
前工程は「成膜して、露光でパターンを描き、エッチングで削る」という3つの操作の反復です。以下は代表的なプレーナ型MOSFETができるまでを6段階の断面で追ったものです（縦方向は見やすさのため誇張しています）。
1. ベアウェハ
2. 素子分離（STI）
3. ゲート絶縁膜・ゲート電極
4. サイドウォールとソース・ドレイン
5. シリサイド・層間絶縁膜・コンタクト
6. 多層配線（BEOL）
凡例と対応する用語
シリコン基板酸化膜・層間絶縁膜ゲート電極ソース・ドレインゲート絶縁膜・スペーサ金属配線・コンタクト
各段階で主役になる装置と用語は、CVD・ALD（成膜）、エッチング、イオン注入、シリサイド、多層配線の各ページで詳しく扱っています。