SEMICONDUCTOR EQUIPMENT
ウェハレベルパッケージングメーカー2社
ウェハレベルパッケージング（WLP：Wafer Level Packaging）は、ダイシング前のウェハ状態で再配線層形成、バンプ形成、保護膜形成などのパッケージング工程を一括実施する先端技術です。Fan-In型（WLCSP）による超小型化、Fan-Out型（FOWLP）による高密度I/O配線、さらには2.5D/3D積層実装への対応により、モバイル機器やAIチップ向けの高性能・小型・薄型パッケージを実現します。従来の個片パッケージングと比較して、大幅なコスト削減と製造効率向上も達成します。
メーカー 2 社関連カテゴリ 6 件
主要特徴
ウェハ状態で一括パッケージング工程を実施しコスト削減
Fan-In型（WLCSP）で超小型化を実現
Fan-Out型（FOWLP）で高密度I/O配線に対応
2.5D/3D積層実装対応で先端デバイスに最適
モバイル機器・AIチップ向けの高性能・薄型パッケージ
代表製品・スペック
※ スペックは公開情報に基づく参考値です。正確な仕様はメーカーへお問い合わせください。
メーカー
2社の主要メーカー
関連カテゴリ
関連用語
比較・違いを学ぶ
CoWoSとInFOの違い（TSMC先進パッケージング比較）
CoWoSとInFOは、いずれもTSMCが提供する先進パッケージング技術です。CoWoSはシリコンインターポーザーを介して複数チップを横に並べ高密度接続する2.…
TSVとワイヤーボンドの違い｜接続密度・帯域幅・コストを比較
TSV（Through Silicon Via、シリコン貫通電極）とワイヤーボンディングはともに半導体チップと外部を電気接続する後工程技術ですが、接続方式・密度…
HBM2EとHBM3の違い（世代別スペック比較）
HBM（High Bandwidth Memory）はDRAMを縦に積層しTSV（Through-Silicon Via）で接続した超高帯域メモリです。AI学習…
ハイブリッドボンディングとフリップチップボンディングの違い
どちらもダイとダイ、またはダイと基板を電気的に接続する実装技術ですが、接合メカニズムと達成できる接続密度が根本的に異なります。フリップチップははんだバンプ（直径…
2.5Dパッケージングと3D ICパッケージングの違い
ムーアの法則の鈍化に伴い、異なる機能のチップを高密度で組み合わせる「先進パッケージング」が半導体の性能向上の主戦場になっています。2.5D実装（CoWoS・In…
トランスファーモールドとコンプレッションモールドの違い
半導体パッケージの封止（モールド）工程には、金型内にEMC（エポキシモールドコンパウンド）を注入するトランスファーモールドと、金型内にEMCを直接充填・加圧する…