5nmプロセス（5nm Node）は、半導体の製造技術世代（ノード）の一つで、実際のトランジスタ最小寸法とは必ずしも一致しないものの、7nmノードの次に当たる先端製造技術を示す業界標準的な呼称です。TSMCは2020年にApple A14 Bionic向けに世界初の5nmプロセス（N5）の量産を開始し、Samsungも同年に5LPEプロセスの量産を始めました。
5nmプロセスではFinFET（フィン型トランジスタ）が引き続き採用されますが、フィンのピッチ・高さ・幅が7nmより微細化されています。EUVリソグラフィ（ASML製）の採用層数が増え（TSMC N5では>10層でEUV使用）、多重露光（SADP/SAQP）との組み合わせでパターン密度を向上させました。ゲートピッチはTSMC N5で約51nm（N7比較で約25%縮小）に達します。
5nmプロセスの主な特長として、同面積比較で7nmよりも約80%のロジック密度向上（TSMC発表）、同性能での約30%の消費電力削減、または同消費電力での約15%の性能向上があります。これらの改善はスマートフォンSoC（Apple A14/A15、Qualcomm Snapdragon 888）の性能飛躍に大きく貢献しました。
5nmプロセスの改良版として、TSMC N5P（2021年：N5比10-15%電力削減）・N4（2022年：N5比6%密度向上）・N4P・N4Xなどが派生展開されました。Samsungも5LPE→5LPP→4LPP→4LPEとロードマップを進めました。これら「5nmファミリー」は業界でも有数の大量生産ノードとなっています。
5nmプロセス製造に使われる主要装置として、EUVリソグラフィにASML（TWINSCAN NXE:3400C）、ゲートALD成膜にASM International（Polygon ALD）・Applied Materials、精密エッチングにLam Research（Kiyo）・東京エレクトロン、欠陥検査にKLA（2920系）などが中心的役割を果たしています。