3nmプロセスは、最小ゲート長が3nm相当の微細化レベルを示す最先端半導体製造プロセス技術です。実際の物理的寸法は必ずしも3nmではありませんが、業界標準としてのプロセスノード名称として使用されています。TSMCやSamsungが量産化に成功しており、ハイエンドスマートフォンのプロセッサやデータセンター向けチップに採用されています。
3nmプロセスでは、GAA（Gate-All-Around）トランジスタ構造やEUV（極紫外線）露光技術が不可欠です。従来のFinFETと比較して、GAAトランジスタはゲートがチャネルを完全に囲むため、より優れた電流制御と低リーク電流を実現できます。これにより、5nmプロセスと比較して約10-15%の性能向上と20-25%の消費電力削減が可能になります。
3nmプロセスの製造には、最先端のEUV露光装置、高度なALD（原子層堆積）装置、超精密なエッチング装置など、極めて高価で複雑な製造装置が必要です。製造コストも非常に高く、先端ファブの建設には数兆円規模の投資が必要となるため、TSMCやSamsungなど限られたファウンドリのみが製造能力を持っています。