メモリプロセス（Memory Process）は、DRAM・NAND Flash・SRAM・NOR Flashなどの半導体メモリデバイスを製造するための専用プロセス技術の総称です。ロジックプロセス（CPU・GPU製造）とは異なる最適化がなされており、セルの高密度化・低コスト化・高信頼性が主要な設計目標です。
DRAMプロセスでは、高密度なセル（1T1C：1トランジスタ+1コンデンサ）構造の形成が核心です。コンデンサは微細化に伴いシリンダー型・ピラー型の高アスペクト比構造に進化し、キャパシタ絶縁膜にZrO₂/Al₂O₃/ZrO₂のHigh-k材料（ALD成膜）が使われます。現在の最先端は1ynm（10nm台後半）〜1anm（10nm台前半）世代で、Samsung・SK Hynix・MicronがDRAM市場の約95%を寡占します。EUV露光（ASML）の採用も急速に進んでいます。
3D NANDプロセスでは、NAND Flashセルを垂直方向に積層することで面積効率を飛躍的に向上させます。現在は200層超（Micron 232L、SKHynix 238L、Samsung V8 238L）の多層積層が量産されています。コアプロセスは、SiO₂/SiN交互積層（CVD）→超高アスペクト比チャネルホールエッチング（Lam Research・東京エレクトロン）→AlD（High-k電荷蓄積膜）→多結晶シリコン（Poly-Si）チャネル形成→金属ゲート充填（CVD-W）→マルチスタック配線の順です。
SRAMプロセスはロジックプロセスに基づき、6トランジスタセル（6T SRAM）構造を高密度に形成します。SoC内のL2/L3キャッシュとして使われ、最先端ロジックノード（TSMC N3、Samsung SF3）での製造が必要です。NOR Flashは低密度ながらランダムアクセスが速く、マイコン・車載ECUのコードストレージとして引き続き使われています。
メモリ製造の主要サプライヤーとして、DRAMとNAND向けに最適化されたプロセス装置を提供するApplied Materials、Lam Research、東京エレクトロン、ASML（EUV）、KLA（欠陥検査）が重要です。特にHBMの急速な需要拡大がDRAM製造設備への大規模投資を促しており、メモリプロセス装置市場の成長を牽引しています。