掲載する

比較成膜最終更新 2026-08-02

ALDとPVDの違い（原子層成膜 vs スパッタ成膜）

ALD（Atomic Layer Deposition：原子層堆積）とPVD（Physical Vapor Deposition：物理気相成長）は、どちらも半導体製造で広く使われる成膜技術ですが、原理・特性・適用膜種が大きく異なります。ALDは化学的な自己制限反応で1原子層ずつ堆積し、極薄膜（1〜数nm）と高アスペクト比構造の均一被覆に優れます。PVD（スパッタリング）は物理的に金属原子を叩き出し基板に付着させ、金属膜の純度と高スループットに強みがあります。銅（Cu）配線プロセスではALDとPVDが同じチャンバーツール内で連続使用されます。

結論

ALDとPVDの最大の違いは「化学的な自己制限反応か物理的なスパッタか」です。ALDは前駆体の自己飽和吸着を繰り返してÅ精度で成膜し、アスペクト比50:1超のビア底部まで均一に覆えるため極薄バリア膜に最適です。PVDはArイオンでターゲットを叩き出す物理成膜で、段差の側壁が薄くなりやすい反面、高純度の金属膜を高スループットで形成できます。銅配線工程では両者が同一ツール内で連続使用されます。

主な違い

ALD（原子層堆積）とPVD（スパッタリング）の観点別比較
観点ALD（原子層堆積）PVD（スパッタリング）
成膜の原理気相前駆体の自己制限的表面化学反応（パルス供給・自己飽和）固体ターゲットにArイオンを衝突させ、弾き飛ばした原子を基板に堆積
段差被覆性高アスペクト比（>50:1）でも均一被覆。3D構造・ビア底部まで均等Line-of-sight成膜。段差の側壁・底部が薄くなりやすい（IMPで改善可）
膜厚制御精度GPC×サイクル数でÅ〜サブnm精度制御（0.5〜2Å/cycle）成膜時間・スパッタパワーで制御。通常数nm以上から
成膜温度Thermal-ALD：150〜400°C。PEALD：室温〜200°C室温〜200°C（低温成膜が得意。金属膜を低温で形成可）
膜の組成・純度前駆体・反応ガスの選択で多元素膜も対応。膜中にC・H等の不純物が残ることもターゲット組成に近い高純度膜。合金ターゲットで合金膜も可能
適用膜種HfO₂・Al₂O₃（ゲート絶縁膜）・TiN・TaN（バリア）・ZrO₂・La₂O₃・3D NANDセル間絶縁膜TaN・Ta（Cuバリア）・Cuシード層・Ti・TiN・Al・磁性膜（MRAM：CoFeB等）
スループット低〜中（薄膜前提。サイクル数が多い厚膜は時間がかかる）高（数十〜数百nm/min。高速成膜が可能）
代表装置メーカーASM International・Applied Materials（Olympia ALD）・Lam Research・TELApplied Materials（Endura）・ULVAC・Canon Anelva・芝浦メカトロニクス

銅配線プロセスでのALDとPVDの協働

先端ロジックの銅（Cu）多層配線プロセス（Damascene）では、ALDとPVDが同じ統合クラスタツール内で連続使用されます。典型的なフローは：①TaN拡散バリア（ALD：2〜5nm）→②Taライナー（PVDスパッタ：5〜10nm）→③Cuシード層（PVDスパッタ：20〜50nm）→④Cu電気めっき（ECD）→⑤CMPです。ALDのTaNバリアは高アスペクト比のビア底部まで均一被覆し、PVDのTaライナーはCuとの密着性を高め、PVDのCuシードは電気めっきのベースとなります。

ゲートスタックにおけるALDの優位性

MOSFETのゲートスタック（High-k/Metal Gate：HKMG）ではALDが必須技術です。ゲート絶縁膜のHfO₂（EOT：1nm以下を目標）はALDで形成することで、原子層レベルの膜厚制御と均一性を実現します。ゲートメタル（TiN：数nm）もALDで成膜することで、フィン（FinFET）やシート（GAA）の三次元形状を均一に覆えます。PVDスパッタでは膜厚均一性とコンフォーマル性の点でこれらの要求を満たせません。

MRAMにおけるPVDの優位性とALDの挑戦

MRAM（Magnetoresistive RAM）の磁気トンネル接合（MTJ：Magnetic Tunnel Junction）はCoFeB/MgO/CoFeBという数nm〜数十nmの積層構造で、磁性膜の組成・結晶性・界面制御が性能を決定します。この用途ではPVD（スパッタリング）の組成制御性と高純度膜形成が不可欠です。一方でMTJのバリア絶縁膜（MgO：1〜2nm）の均一性向上にALDの適用研究も進んでいます。

よくある質問

ALDとPVDの最大の違いは何ですか？
最大の違いは成膜メカニズムと段差被覆性です。ALDは化学的な自己制限反応でÅ精度の極薄均一膜を形成し、高アスペクト比の3D構造でも均一被覆できます。PVD（スパッタリング）は物理的に金属原子を基板に堆積させ、高純度の金属膜を高速成膜できますが、Line-of-sightの性質から深い溝・穴の均一被覆は苦手です。用途は補完的で、ゲート絶縁膜・薄バリアにはALD、金属配線シードや厚いバリア層にはPVDが使われます。
バリアメタルはALDとPVDどちらで成膜しますか？
銅配線のバリアメタル（TaN/Ta）では両方が使われます。高アスペクト比ビアの底部・側壁を均一に覆う薄いTaNバリア（2〜5nm）にはALDが使われ、その上に密着性と信頼性を高めるTaライナー（5〜10nm）をPVDスパッタで成膜するのが先端ロジックの標準プロセスです。ALD単独でもバリア機能は満たせますが、PVDとの組合せが信頼性面で優れるとされます。
ALDでPVDを置き換えられますか？
一部の膜種ではALDがPVDを置き換えつつありますが、完全な代替は難しい状況です。薄いバリアメタル（TaN：2〜5nm）ではALDへの移行が進んでいます。しかし厚い金属膜（Cuシード：20〜50nm）・磁性膜（MRAM）・Al配線では、PVDの高スループット・高純度・組成制御性が不可欠です。ALDはゲート絶縁膜・極薄バリア・キャップ膜など精密膜形成に特化し、PVDは金属膜の量産成膜に特化するという棲み分けが続いています。
PVD（スパッタリング）でゲート絶縁膜（High-k）は成膜できますか？
技術的には可能ですが、先端デバイスでは採用されていません。High-k絶縁膜（HfO₂：EOT<1nm）はÅ単位の膜厚均一性と3D形状（FinFET・GAA）の均一被覆が必須で、PVDのLine-of-sightではこれを満たせません。またPVDはスパッタリングによる基板へのプラズマダメージが懸念され、ゲート絶縁膜の信頼性（Vth変動・TDDB等）に影響します。そのためゲート絶縁膜はThermal-ALD（150〜350°C）が標準です。
ALDの代表装置とPVDの代表装置を教えてください。
ALD装置：ASM International（EmeraldシリーズでALD市場最大手）・Applied Materials（Olympia ALD）・Lam Research・TEL。PVD装置：Applied Materials（Endura PVD：Cu配線バリア/シードで世界最大シェア）・ULVAC（日本）・Canon Anelva（日本）・芝浦メカトロニクス（日本）。銅配線の統合クラスタ（バリアALD+シードPVD）ではApplied MaterialsがEndura+Olympia ALDの組合せで高いシェアを持ちます。
ALDとPVDはどちらが装置コストが高いですか？
一般にALD装置のほうが高価な傾向があります。ALD装置（枚葉式）は精密な前駆体制御・パージ機構・高精度ガス切替が必要で10〜30億円以上とされます。PVDスパッタ装置はチャンバー数・ターゲット数により異なりますが、5〜20億円程度が多いです。ただしApplied MaterialsのEndura（マルチチャンバー統合型）などの高機能PVD装置は20億円超になるケースもあります。

あわせて読む

用語を確認する

計算ツール

ほかの比較

装置・データ

出典・参考資料

  1. ASM International「Atomic Layer Deposition (ALD)」（2026/10/07 確認）
  2. Lam Research「Deposition」（2026/10/07 確認）
  3. 東京エレクトロン nanotec museum「半導体用語集：スパッタリング」（2026/10/07 確認）
  4. アルバック「真空の原理と原則 3｜マグネトロンスパッタリング」（2026/10/10 確認）
← 比較記事一覧に戻る