結論：ALD（原子層堆積）とPVD（スパッタリング）の違いは？
ALDとPVDの最大の違いは「化学的な自己制限反応か物理的なスパッタか」です。ALDは前駆体の自己飽和吸着を繰り返してÅ精度で成膜し、アスペクト比50:1超のビア底部まで均一に覆えるため極薄バリア膜に最適です。PVDはArイオンでターゲットを叩き出す物理成膜で、段差の側壁が薄くなりやすい反面、高純度の金属膜を高スループットで形成できます。銅配線工程では両者が同一ツール内で連続使用されます。
比較表
| 観点 | ALD（原子層堆積） | PVD（スパッタリング） |
|---|---|---|
| 成膜の原理 | 気相前駆体の自己制限的表面化学反応（パルス供給・自己飽和） | 固体ターゲットにArイオンを衝突させ、弾き飛ばした原子を基板に堆積 |
| 段差被覆性 | 高アスペクト比（>50:1）でも均一被覆。3D構造・ビア底部まで均等 | Line-of-sight成膜。段差の側壁・底部が薄くなりやすい（IMPで改善可） |
| 膜厚制御精度 | GPC×サイクル数でÅ〜サブnm精度制御（0.5〜2Å/cycle） | 成膜時間・スパッタパワーで制御。通常数nm以上から |
| 成膜温度 | Thermal-ALD：150〜400°C。PEALD：室温〜200°C | 室温〜200°C（低温成膜が得意。金属膜を低温で形成可） |
| 膜の組成・純度 | 前駆体・反応ガスの選択で多元素膜も対応。膜中にC・H等の不純物が残ることも | ターゲット組成に近い高純度膜。合金ターゲットで合金膜も可能 |
| 適用膜種 | HfO₂・Al₂O₃（ゲート絶縁膜）・TiN・TaN（バリア）・ZrO₂・La₂O₃・3D NANDセル間絶縁膜 | TaN・Ta（Cuバリア）・Cuシード層・Ti・TiN・Al・磁性膜（MRAM：CoFeB等） |
| スループット | 低〜中（薄膜前提。サイクル数が多い厚膜は時間がかかる） | 高（数十〜数百nm/min。高速成膜が可能） |
| 代表装置メーカー | ASM International・Applied Materials（Olympia ALD）・Lam Research・TEL | Applied Materials（Endura）・ULVAC・Canon Anelva・芝浦メカトロニクス |
銅配線プロセスでのALDとPVDの協働
先端ロジックの銅（Cu）多層配線プロセス（Damascene）では、ALDとPVDが同じ統合クラスタツール内で連続使用されます。典型的なフローは：①TaN拡散バリア（ALD：2〜5nm）→②Taライナー（PVDスパッタ：5〜10nm）→③Cuシード層（PVDスパッタ：20〜50nm）→④Cu電気めっき（ECD）→⑤CMPです。ALDのTaNバリアは高アスペクト比のビア底部まで均一被覆し、PVDのTaライナーはCuとの密着性を高め、PVDのCuシードは電気めっきのベースとなります。
ゲートスタックにおけるALDの優位性
MOSFETのゲートスタック（High-k/Metal Gate：HKMG）ではALDが必須技術です。ゲート絶縁膜のHfO₂（EOT：1nm以下を目標）はALDで形成することで、原子層レベルの膜厚制御と均一性を実現します。ゲートメタル（TiN：数nm）もALDで成膜することで、フィン（FinFET）やシート（GAA）の三次元形状を均一に覆えます。PVDスパッタでは膜厚均一性とコンフォーマル性の点でこれらの要求を満たせません。
MRAMにおけるPVDの優位性とALDの挑戦
MRAM（Magnetoresistive RAM）の磁気トンネル接合（MTJ：Magnetic Tunnel Junction）はCoFeB/MgO/CoFeBという数nm〜数十nmの積層構造で、磁性膜の組成・結晶性・界面制御が性能を決定します。この用途ではPVD（スパッタリング）の組成制御性と高純度膜形成が不可欠です。一方でMTJのバリア絶縁膜（MgO：1〜2nm）の均一性向上にALDの適用研究も進んでいます。