半導体製造プロセス・装置の違いを比較する

EUV露光装置とDUV露光装置の違い

EUV（13.5nm極紫外線）とDUV（ArF 193nm・KrF 248nm）露光装置の違いを徹底比較。光源波長・解像度・マルチパターニングの要否・真空環境・装置コスト（EUVは1台200億円超）・スループット・ASML独占体制・適用プロセスノード（3nm以下はEUV必須）まで全項目を詳しく解説。半導体前工程の最重要技術選定に役立てください。

CVDとPVDの違い（成膜プロセス比較）

CVD（化学気相成長）とPVD（物理気相成長）の違いを詳しく解説。成膜の化学的・物理的原理の差、段差被覆性（コンフォーマル性）・適用膜種（SiO₂/TiN/Al/Cu）・成膜温度・真空度要件・装置コスト、Tokyo ElectronやApplied Materials・Lam Researchの主要製品事例を交えてわかりやすく比較します。

ALDとCVDの違い（原子層成膜 vs 化学気相成膜）

ALD（原子層堆積）とCVD（化学気相成長）の違いを徹底比較。原子層単位の膜厚制御・自己停止反応とサイクル成膜の原理・コンフォーマル性の差・前駆体供給方式・成膜速度の違い・高アスペクト比構造への対応力・High-k絶縁膜やバリア膜への具体的適用事例・主要装置メーカー（ASM International・Applied Materials・Tokyo Electron）のラインナップまで詳しく解説します。

ドライエッチングとウェットエッチングの違い

ドライエッチングとウェットエッチングの違いを徹底比較。異方性（垂直加工）と等方性の原理的な差・選択比・寸法制御性・パーティクルリスク・廃液処理コスト・環境負荷の違いから、RIE・ICPプラズマ装置とフッ酸系薬液処理の特徴・Lam Research・Tokyo Electron・Applied Materialsの代表製品まで、半導体微細加工工程の選定ポイントを解説します。

FinFETとGAAトランジスタの違い

FinFETとGAA（Gate-All-Around）トランジスタの違いをわかりやすく比較。ゲート制御性・リーク電流低減の仕組み・チャネル構造（フィン形状 vs ナノシート/ナノワイヤ）・製造難易度・EUV使用工程数・電力効率・適用ノード（FinFETは7nm〜、GAAは3nm以下が主流）まで詳しく解説します。

3nmプロセスと5nmプロセスの違い

半導体3nmと5nmプロセスの違いを徹底比較。トランジスタ密度・電力効率・性能向上率・製造コスト・EUV露光工程数の違いから、TSMC N3/N3E・Samsung 3GAE・Intel 18AなどのプロセスノードごとのPPA（性能・電力・面積）トレードオフまで、最先端ロジック半導体の技術選定に役立つ情報をまとめています。

ロジックプロセスとメモリプロセスの違い

ロジックプロセスとメモリプロセスの違いをわかりやすく解説。EUV使用率・工程数・ビジネス構造の差異に加え、CPUやGPU向けロジックはPPAとカスタムIP重視、NANDやDRAMは積層数・ビットコストの最小化が優先されます。TSMC・Samsung・Intel対Micron・SK Hynix・キオクシアの業態比較も収録。

NANDとDRAMの違いとは｜速度・用途・製造プロセスを徹底比較

NANDフラッシュとDRAMの違いを徹底解説。不揮発性・揮発性の根本的な差から、読み書き速度（DRAMはナノ秒、NANDはマイクロ秒〜ミリ秒）・セル構造・積層技術（3D NAND・HBM）・SSD/スマホ/PCでの用途の使い分け・主要メーカー（Micron・SK Hynix・キオクシア）の戦略まで、半導体メモリの基礎と最新トレンドを詳しく比較します。

シングルパターニングとマルチパターニングの違い

シングルパターニングとマルチパターニング（SADP・SAQP・LELE）の違いを詳しく比較。露光回数・最小ピッチ・オーバーレイ精度要件・スループット低下とコスト増加のトレードオフ・ArFi液浸露光との組み合わせ・EUV導入によるパターニング工程簡略化の効果まで、半導体リソグラフィ技術の選定ポイントをわかりやすく解説します。

CoWoSとInFOの違い（TSMC先進パッケージング比較）

TSMC CoWoS（Chip-on-Wafer-on-Substrate）とInFO（Integrated Fan-Out）パッケージングの違いを比較。相互接続密度・HBM搭載の有無・インターポーザ構造・バンプピッチ・製造コスト・AI半導体（NVIDIA H100/H200）やスマホ向け適用事例の違い・TSMCの高度パッケージング戦略の全体像をわかりやすく解説します。

HBM2EとHBM3の違い（世代別スペック比較）

HBM2EとHBM3の違いを帯域幅・ピン速度・容量・積層数・消費電力で徹底比較。NVIDIA A100（HBM2E採用・帯域2TB/s）からH100/H200（HBM3/3E採用・帯域3.35〜4.8TB/s）への世代移行の効果・SK Hynix・Micron・Samsung各社の製品ロードマップ・AI学習用途でのメモリ帯域幅の重要性まで詳しく解説します。

2.5Dパッケージングと3D ICパッケージングの違い

半導体2.5DパッケージングとフルスタックIC（3D IC）の違いを徹底比較。シリコンインターポーザを使うCoWoS・EMIBと、ダイを垂直積層するSoIC・Foveros・X-Stackingの構造的な差異・相互接続密度・熱設計の難しさ・製造コスト・適用製品（AI GPU・先端CPU・メモリ）まで、先端パッケージング技術の選定ポイントを解説します。

ArF露光とKrF露光の違い（DUV露光装置比較）

ArF（193nm）とKrF（248nm）エキシマレーザー露光装置の違いを解説。光源波長・解像度・ArF液浸（ArFi）による微細化拡張・ドライ露光の限界ピッチ・レジスト適合性・ASML・ニコン・キヤノン製装置のラインナップ比較・適用プロセスノード（KrF：130nm〜、ArF：65nm〜、ArFi：40nm〜）まで詳しくまとめました。

High-NA EUVと従来EUVの違い（NA=0.55 vs NA=0.33）

High-NA EUV（NA=0.55・ASML EXE:5000シリーズ）と従来EUV（NA=0.33・ASML NXE）の違いを徹底比較。開口数の差による解像度向上（8nm以下のシングルパターニングが可能）・フィールドサイズ縮小の課題・スループット・マスクエラーファクター・導入コスト（推定5,000億円規模）・TSMC/Samsung/IntelのHigh-NA EUV導入ロードマップを詳しく解説。

PECVDとLPCVDの違い（プラズマCVD vs 熱CVD）

PECVD（プラズマ強化CVD）とLPCVD（低圧CVD）の違いをわかりやすく比較。プラズマ励起と熱分解の成膜メカニズムの差・成膜温度（PECVD：200〜400°C対LPCVD：500〜900°C）・真空度・膜質（水素含有量・ストレス・絶縁耐圧）・スループット・適用膜種（SiO₂/Si₃N₄/ポリシリコン）・装置コストを詳細に比較します。

ALDとPVDの違い（原子層成膜 vs スパッタ成膜）

ALD（原子層堆積）とPVD（スパッタリング）の違いを徹底比較。成膜の自己停止反応と物理的スパッタリングの原理的差異・原子層単位の膜厚制御精度・段差被覆性（コンフォーマル性）・成膜速度・適用膜種（High-k絶縁膜/バリアメタル/配線金属）・高アスペクト比構造への対応力・装置コストを詳細に解説します。

TSVとワイヤーボンドの違い｜接続密度・帯域幅・コストを比較

TSV（シリコン貫通電極）とワイヤーボンディングの違いを徹底比較。接続ピッチ・信号遅延・帯域幅・消費電力・製造コスト・適用用途の違いを表形式で解説。HBM・先進パッケージングに必要なTSVと量産汎用用途のワイヤーボンドを使い分けるポイントを解説します。

ハイブリッドボンディングとフリップチップボンディングの違い

ハイブリッドボンディング（Cu-Cu直接接合）とフリップチップ（はんだバンプ接合）の違いを徹底比較。接合ピッチ・接続密度・帯域幅・適用用途（HBM・AI GPU・チップレット）・装置メーカー（EV Group・Besi）・コスト差まで表形式で整理。先端パッケージング選定の基礎知識として解説。

CMPとエッチバックの違い｜平坦化手法を比較

CMP（化学機械研磨）とエッチバック（ドライエッチングによる平坦化）の違いを徹底比較。平坦化メカニズム・均一性・選択比・適用工程（ダマシン配線・STI・ゲート平坦化）・残留物・コストの観点から整理。前工程の平坦化技術選定に役立つ基礎知識をわかりやすく解説します。

SiCとGaN パワー半導体の違い

SiC（炭化ケイ素）とGaN（窒化ガリウム）パワー半導体の違いを徹底比較。耐圧・スイッチング速度・耐熱性・コスト・適用用途（EVインバーター・充電器・5G基地局）まで全項目を解説。Infineon・ローム・STMicro・wolfspeedなど主要メーカーのデバイス選定に役立てください。

CoWoS vs SoIC：TSMCの先端パッケージング技術の違い

TSMCのCoWoS（Chip on Wafer on Substrate）とSoIC（System on Integrated Chips）の違いを徹底比較。2.5D vs 3D積層・用途（AI GPU vs Apple SoC）・バンプピッチ・帯域幅・コストまで全項目を解説。NVIDIA・AMD・Apple・Broadcomのチップ選定状況も紹介。

HBM3E vs HBM4：AI GPU向け高帯域幅メモリの世代比較

HBM3E（第4.5世代）とHBM4（第5世代）の違いを徹底比較。帯域幅・ピン数・スタック高さ・消費電力・NVIDIA Blackwell/Rubin採用計画まで全項目を解説。SK Hynix・Micron・Samsungの製造動向と先端パッケージング装置への影響も紹介。

TSMCとSamsung ファウンドリの違い・比較

TSMCとSamsungファウンドリの違いを徹底比較。市場シェア・プロセスノード（N2/3nm/5nm）・歩留まり・顧客構成・EUV活用・パッケージング技術（CoWoS/SoIC vs X-Cube）・設備投資額・地政学リスクまで全項目を解説。半導体ファウンドリ選定の基礎知識として活用ください。

HBMとGDDR6の違い（AI GPU向けメモリ比較）

HBM（高帯域幅メモリ）とGDDR6の違いを徹底比較。メモリ帯域幅（HBM3Eは1.2TB/s vs GDDR6は80GB/s）・消費電力・パッケージング方式・TSV積層・コスト・AI学習/推論・ゲーミングGPUへの適用事例まで詳しく解説。NVIDIA H100/H200とGeForce RTX 4090の違いからも理解できます。

DDR5とLPDDR5の違い（メモリ規格比較）

DDR5とLPDDR5の違いを徹底比較。転送速度（DDR5-6400 vs LPDDR5X-8533）・動作電圧（1.1V vs 1.05V）・デュアルチャネル構造・on-die ECC・消費電力・搭載機器（デスクトップPC・サーバー vs スマートフォン・ノートPC）・Samsung・SK Hynix・Micronの製品動向まで詳しく解説。

FinFETとFD-SOIの違い（プロセスアーキテクチャ比較）

FinFETとFD-SOI（完全空乏型SOI）のプロセスアーキテクチャ違いを徹底比較。トランジスタ構造・リーク電流・ボディバイアス機能・消費電力・製造コスト・対応ノード（FinFET：7nm以下 vs FD-SOI：28/22/12nm）・IoT車載用途での使い分けまで解説。STMicroelectronics・Samsung・GlobalFoundriesの採用事例付き。

チップレットとモノリシックの違い（設計アーキテクチャ比較）

チップレット設計とモノリシック（一枚岩）設計の違いを徹底比較。歩留まり向上・異種統合・UCIeインターコネクト・設計コスト・製造複雑度・AMDのRyzen/EPYC・Intelのタイル戦略・NVIDIAのGPU設計への採用事例まで詳しく解説。次世代AI半導体の設計アーキテクチャ選定に役立てください。

Intel 18A vs TSMC N2（2nm世代プロセスノード比較）

Intel 18AとTSMC N2（2nm世代）の違いを徹底比較。トランジスタ密度・GAA構造（RibbonFET vs Nanosheet）・PowerVia裏面電源・EUV活用・PPA（電力性能面積）・Foundry顧客・量産時期・歩留まり・Qualcomm採用検討まで全項目を詳しく解説。最先端半導体ファウンドリ競争の最前線を解説します。

ナノインプリントとEUVの違い（次世代リソグラフィ比較）

ナノインプリントリソグラフィ（NIL）とEUV露光の違いを徹底比較。パターン転写の原理・解像度（EUVは13.5nm）・スループット・装置コスト（EUVは1台200億円超）・キヤノンのNIL装置・確率論的効果・欠陥密度・適用ノード・2030年以降の次世代リソグラフィ競争まで詳しく解説します。

MRAMとNANDフラッシュの違い（不揮発性メモリ比較）

MRAM（磁気抵抗RAM）とNANDフラッシュの違いを徹底比較。書き込み速度（MRAMは～1ns vs NANDは100μs〜）・書き換え耐久性（MRAM：事実上無制限 vs NAND：10万〜数千回）・動作電圧・データ保持・消費電力・車載・IoT・組み込みメモリ（eMRAM）への適用事例まで詳しく解説。

CoWoSとFOPLPの違い（2.5D先端パッケージング比較）

CoWoS（TSMC）とFOPLP（ファンアウトパネルレベルパッケージング）の違いを徹底比較。シリコンインターポーザー vs 樹脂パネル・帯域幅・I/O密度・ダイ搭載面積・コスト・AI GPU向け適用・TSMC・JCET・SPIL・Samsungの製造動向まで詳しく解説。次世代AI半導体パッケージングの選択肢を整理します。

CXLとPCIeの違い（AI・HPCインターコネクト比較）

CXL（Compute Express Link）とPCIe（PCI Express）の違いを徹底比較。プロトコル構造（CXL.io/cache/mem）・メモリプーリング・ホスト協調キャッシュ・レイテンシ（CXL vs PCIe）・データセンターAI向け適用・CXL 3.0の8B接続・Intel/AMD/ARMの対応状況・HBM vs CXLメモリ拡張まで詳しく解説します。

ASICとFPGAの違い（性能・コスト・用途の比較）

ASIC（特定用途向け集積回路）とFPGA（現場書き換え可能ゲートアレイ）の違いを徹底比較。演算性能・電力効率・NRE費用・開発期間・量産コスト・AI推論への適用・エッジAI用途まで詳しく解説。半導体設計者・ハードウェアエンジニア必読。

DRAMとSRAMの違い（速度・容量・用途の比較）

DRAMとSRAMの違いを徹底比較。セル構造（コンデンサ vs フリップフロップ）・アクセス速度（SRAM約0.5ns vs DRAM約50ns）・集積度・コスト・消費電力・リフレッシュ動作・CPU L1〜L3キャッシュ・メインメモリへの使い分けまで詳しく解説。

DDR4とDDR5の違い（速度・電圧・互換性の比較）

DDR4とDDR5メモリの違いを徹底比較。転送速度（DDR4最大3200MT/s vs DDR5最大8800MT/s以上）・動作電圧（1.2V vs 1.1V）・バンク構造・ECC・モジュール容量・Intel/AMDプラットフォームとの互換性・価格差まで詳しく解説。

2D NANDと3D NANDの違い（積層構造・コスト・信頼性の比較）

2D NAND（平面型）と3D NAND（積層型）フラッシュメモリの違いを徹底比較。セル構造・積層数（〜230層超）・ビットコスト・書き換え耐久性・読み書き速度・TLC/QLC/PLC・主要メーカー（Samsung・Kioxia・Western Digital・Micron・SK Hynix）まで詳しく解説。

TSMCとインテルファウンドリの違い（プロセス・顧客・歩留まりの比較）

TSMCとIntel Foundry Services（IFS）の違いを徹底比較。プロセスノード（TSMC N2 vs Intel 18A）・歩留まり・顧客実績・パッケージング技術・地政学的リスク・価格・AI半導体向けファウンドリ選定の観点まで詳しく解説。

SamsungとSK Hynixの違い（DRAM・HBM・NANDのメモリ競争比較）

Samsung（サムスン）とSK Hynix（SKハイニックス）のDRAM・NANDフラッシュ・HBMメモリの違いを徹底比較。市場シェア・HBM3E量産実績・HBM4開発状況・LPDDR5X・DDR5・NAND積層数・AI向けメモリ戦略まで詳しく解説。

RISC-VとARMの違い（ライセンス・エコシステム・用途の比較）

RISC-VとARMアーキテクチャの違いを徹底比較。命令セット（オープンISA vs 独自ライセンス）・ロイヤリティ・エコシステム・コンパイラ・AIエッジ用途・中国IT企業の採用動向・SiFive/T-Head等の実装事例まで詳しく解説。

300mmウェーハと200mmウェーハの違い（コスト・用途・設備の比較）

300mmウェーハ（12インチ）と200mmウェーハ（8インチ）の違いを徹底比較。チップ取得数・コスト効率・設備投資額・用途（先端ロジック・MEMS・パワー半導体・アナログ）・装置市場・TSMCの拡張計画まで詳しく解説。

銅配線とコバルト・ルテニウム配線の違い（先端ノード配線材料の比較）

半導体先端ノードの配線材料、銅（Cu）とコバルト（Co）・ルテニウム（Ru）の違いを徹底比較。比抵抗・スケーリング問題・エレクトロマイグレーション耐性・バリアメタル不要化・Intel/TSMCの採用状況・超微細配線への適用まで詳しく解説。

原子層エッチング（ALE）とプラズマエッチング（RIE）の違い

原子層エッチング（ALE）と反応性イオンエッチング（RIE）・プラズマエッチングの違いを徹底比較。エッチング精度・原子層レベルの制御・プラズマダメージ・選択比・適用ノード・Lam Research・TEL・Applied Materialsの装置動向まで詳しく解説。

レーザーアニールとRTP（急速熱処理）の違い

レーザーアニール（LA）とRTP（急速熱処理）の違いを徹底比較。加熱メカニズム・熱予算（サーマルバジェット）・処理時間・適用工程（イオン注入後活性化・GAA/FinFET対応）・装置構造・コストの各観点から解説。先端プロセス（2nm以下）でのバックサイドパワーデリバリー（BSPD）対応における役割分担も説明します。

トランスファーモールドとコンプレッションモールドの違い

半導体封止装置の2大方式、トランスファーモールドとコンプレッションモールドの違いを徹底比較。成形原理・材料（EMC）流動挙動・適用パッケージ種（QFP/BGA vs FOWLP/FOPLP）・薄型化対応・装置コスト・スループットの観点から解説。先端パッケージング（ファンアウト・ウェハレベル）でのコンプレッション方式の採用拡大についても説明します。

CPUとGPUの違い（アーキテクチャ・用途・製造プロセス比較）

CPUとGPUの違いをアーキテクチャ・コア数・用途・消費電力・半導体製造プロセスの観点で徹底比較。AIサーバー・データセンター・スマートフォンSoCにおける役割分担、NVIDIA・AMD・Intel・Appleの製品事例を解説。

GPUとNPUの違い（AI推論・エッジAI比較）

GPUとNPUの違いをアーキテクチャ・消費電力・AI処理性能・用途・製造プロセスの観点で比較。スマートフォンAI・エッジAI・データセンター推論での使い分け、Apple Neural Engine・Qualcomm Hexagon・NVIDIA GPU事例を解説。

GPUとASICの違い（AI推論チップ比較）

AI推論におけるGPUとASICの違いを徹底比較。汎用性・開発コスト・電力効率・推論性能・量産コストの観点でNVIDIA GPU・Google TPU・AWS Trainium・自社ASIC開発を比較。データセンター向けAIチップ選定に役立てください。

SiC MOSFETとIGBTの違い（EV・パワーエレクトロニクス比較）

SiC MOSFETとSi IGBTの違いをオン抵抗・スイッチング損失・耐圧・動作温度・コスト・EV採用動向の観点で徹底比較。Tesla・BYD・トヨタ・インフィニオン・STMicroelectronicsの事例をもとにパワー半導体選定のポイントを解説。

NOR FlashとNAND Flashの違い（フラッシュメモリ比較）

NOR FlashとNAND Flashの違いをセル接続方式・ランダム読み出し・書き込み速度・容量・耐久性・用途の観点で徹底比較。MCU・IoT・SSD・スマートフォンストレージでの使い分けをわかりやすく解説。

CFETとGAAの違い（次世代トランジスタ2nm以降）

CFET（Complementary FET）とGAA（Gate-All-Around：ナノシートFET）の違いを構造・スケーリング限界・製造難易度・電力効率・適用ノード（2nm・1.4nm以降）の観点で比較。IMECとTSMC・Samsung・Intelの開発動向も解説。

ガラス基板とシリコンインターポーザーの違い（先端パッケージング比較）

ガラス基板（Glass Core Substrate）とシリコンインターポーザーの違いをコスト・配線密度・熱膨張・製造サイズ・AI/HPCでの採用動向の観点で比較。Intel Glass Substrate・TSMCのCoWoSとの関係を解説。

MOCVDとMBEの違い（化合物半導体エピタキシー比較）

MOCVD（有機金属気相成長）とMBE（分子線エピタキシー）の違いを成長原理・スループット・膜質・適用材料・コスト・産業用途の観点で徹底比較。GaN LED/HEMT・SiC・GaAsの量産はMOCVD、研究・量子デバイスはMBEという使い分けを解説。

バッチ洗浄と枚葉洗浄の違い（半導体ウェハ洗浄方式比較）

バッチ洗浄（浸漬式・複数枚一括）と枚葉洗浄（1枚ずつスピン）の違いをスループット・洗浄均一性・薬液消費量・先端ノード適合性・主要装置メーカーの観点で比較。SCREEN・TEL・Lam Researchの装置事例も解説。

ウェハテストと最終テストの違い（半導体テスト工程比較）

ウェハテスト（ウェハプロービング・CP）と最終テスト（FT・パッケージテスト）の違いを試験タイミング・目的・使用装置・KGD・テストコスト削減の観点で徹底比較。Advantest・Teradyne・東京精密の装置事例も解説。

BGAとQFNの違い（パッケージ形式の比較）

BGA（ボールグリッドアレイ）とQFN（クワッドフラットノーリード）の違いを徹底比較。端子構造（はんだボール vs 露出パッド）・I/Oピン数・放熱性（サーマルパッド）・実装/検査の難易度・コスト・代表用途まで解説。高ピン数プロセッサにはBGA、小型・低背の電源IC/RF/マイコンにはQFNという使い分けの考え方をわかりやすく整理します。

SiPとSoCの違い（集積アプローチの比較）

SiP（システムインパッケージ）とSoC（システムオンチップ）の違いをわかりやすく比較。1チップ集積のSoCと複数ダイを1パッケージに統合するSiPの設計思想・コスト・歩留まり・開発期間・異種集積の柔軟性を解説。チップレット時代における両者の関係と使い分けを整理します。

EMIBとCoWoSの違い（2.5D先進パッケージング比較）

IntelのEMIB（埋め込みシリコンブリッジ）とTSMCのCoWoS（シリコンインターポーザ）の違いを徹底比較。2.5D先進パッケージングの2大方式について、接続構造・コスト・面積制約・HBM対応・採用製品を解説。巨大インターポーザを使うCoWoSと、局所ブリッジのEMIBの設計思想の違いをわかりやすく整理します。

FoverosとSoICの違い（3D積層技術の比較）

IntelのFoverosとTSMCのSoICの違いを徹底比較。3D先進パッケージングの2大方式について、接合方式（マイクロバンプ vs 銅ハイブリッドボンディング）・接続ピッチ・帯域・採用製品（Meteor Lake / AMD 3D V-Cache）を解説。ダイを縦積層する3D集積の設計思想の違いをわかりやすく整理します。

ReRAMとMRAMの違い（新世代不揮発メモリの比較）

ReRAM（抵抗変化メモリ）とMRAM（磁気抵抗メモリ）の違いをわかりやすく比較。記憶原理（導電フィラメント vs 磁化方向）・書き換え速度/耐性・微細化性・組み込み用途を解説。新世代不揮発メモリの2方式について、特性と量産化の課題を整理します。

相変化メモリ（PCM）とReRAMの違い

相変化メモリ（PCM/PCRAM）とReRAM（抵抗変化メモリ）の違いをわかりやすく比較。記憶原理（結晶/アモルファス相変化 vs 導電フィラメント）・消費電力・速度・3D XPoint（Optane）などの実用例を解説。新世代不揮発メモリの特性差と使い分けを整理します。

CZ法とFZ法の違い（シリコン単結晶成長の比較）

チョクラルスキー法（CZ法）とフローティングゾーン法（FZ法）の違いをわかりやすく比較。ルツボの有無・酸素濃度・純度/抵抗率・口径・コスト・用途（ロジック/メモリ vs パワー半導体）を解説。シリコンウェハの2大結晶成長技術の特性差と使い分けを整理します。

銅配線とアルミ配線の違い（半導体配線の比較）

銅（Cu）配線とアルミ（Al）配線の違いをわかりやすく比較。配線抵抗・エレクトロマイグレーション耐性・形成プロセス（ダマシン vs エッチング）・バリアメタルの要否を解説。なぜ先端ロジックが銅配線へ移行したのか、その理由と両者の使い分けを整理します。

ステルスダイシングとブレードダイシングの違い

ステルスダイシング（レーザー内部加工）とブレードダイシング（砥石切削）の違いをわかりやすく比較。加工原理・カーフ（切り代）・チッピング・薄ウェハ対応・スループット・コストを解説。DISCOのステルスダイシングが薄型・高信頼用途で選ばれる理由と使い分けを整理します。

WLCSPとFOWLPの違い（ウェハレベルパッケージングの比較）

WLCSP（ウェハレベルチップスケールパッケージ）とFOWLP（ファンアウト型ウェハレベルパッケージング）の違いをわかりやすく比較。ファンイン vs ファンアウト・I/O数・再配線層（RDL）・基板レス構造・用途を解説。連続した技術系譜にある両者の使い分けを整理します。

電子ビーム検査と光学検査の違い（欠陥検査方式の比較）

電子ビーム検査（E-beam Inspection）と光学検査（光学式欠陥検査）の違いを解像度・スループット・検出できる欠陥種・コストの観点で徹底比較。微小欠陥や電気的欠陥（Voltage Contrast）に強いe-beamと、量産インライン全数検査に強い光学式の使い分け、KLA・日立ハイテク・レーザーテックの装置事例まで解説します。

イオン注入と熱拡散の違い（不純物導入プロセスの比較）

イオン注入（Ion Implantation）と熱拡散（Thermal Diffusion）の違いを、ドーズ量・接合深さ・横方向広がり・結晶損傷・温度の観点で徹底比較。なぜ現代CMOSがイオン注入を主流とするのか、注入後アニール（dopant activation）の役割、Axcelis・Applied Materials・日新イオン機器の装置事例まで解説します。

レーザーダイシングとブレードダイシングの違い（ダイシング方式の比較）

レーザーダイシング（ステルスダイシング含む）とブレードダイシングの違いを、切断原理・チッピング・カーフ幅・対応材料・スループットの観点で徹底比較。薄ウェハ・low-k・脆性材料に強いレーザー方式と、汎用・低コストのブレード方式の使い分け、DISCO・東京精密の装置事例まで解説します。

ポジ型レジストとネガ型レジストの違い（フォトレジストの比較）

ポジ型フォトレジストとネガ型フォトレジストの違いを、露光部の溶解挙動・解像度・適したパターン・主成分・用途の観点で徹底比較。先端ロジック／メモリでポジ型が主流の理由、化学増幅レジスト（CAR）とEUVレジストの動向、JSR・東京応化（TOK）・富士フイルム・Merckの材料事例まで解説します。

FOSBとFOUPの違い（ウェハ搬送容器の比較）

300mmウェハ搬送容器のFOSB（出荷用）とFOUP（ファブ内搬送用）の違いを徹底比較。天面構造（ハンドル vs ロボティックフランジ）・OHT対応・耐久性と再利用回数・N₂パージ・価格帯・ミライアル／信越ポリマー／Entegrisなど主要メーカーまで、実務で迷いやすいポイントを整理します。

ドライ真空ポンプとターボ分子ポンプの違い

半導体装置の真空排気を担うドライ真空ポンプとターボ分子ポンプ（TMP）の違いを比較。到達圧力域・排気原理・直列構成が必要な理由・堆積性ガスへの対策・磁気軸受・消費電力とアップタイム・Edwards／荏原／Pfeiffer／ULVACなど主要メーカーまで、装置の排気系設計の基礎を整理します。

石英部品とセラミック部品の違い（装置内部材の比較）

半導体製造装置の石英部品（石英ガラス）とセラミック部品（アルミナ・AlN・SiC）の違いを比較。耐熱性・熱伝導率・耐プラズマ性・純度・加工性・失透と消耗の挙動・静電チャックやヒーターへの適性・信越石英／日本ガイシ／京セラなど主要メーカーまで整理します。

ラッピングと両面研磨（DSP）の違い

ウェハ製造の平坦化工程であるラッピングと両面研磨（DSP）の違いを比較。遊離砥粒と化学機械研磨の原理差、砥粒径と除去レート、加工変質層の有無、平坦度（TTV・SFQR）とナノトポグラフィへの効き方、工程順序、両面研削（DDG）への置き換え、SpeedFam／Lapmaster Woltersなど装置メーカーまで整理します。

エピタキシャルウェハとポリッシュドウェハの違い

エピタキシャルウェハとポリッシュドウェハ（研磨ウェハ）の違いを比較。表層のCOP有無とゲート酸化膜耐圧（GOI）、基板と表層で濃度を独立設計できる利点、酸素濃度とゲッタリングの関係、パワー半導体での耐圧設計、アニールウェハとの位置づけ、価格差と選定基準までまとめます。

GaN-on-SiとGaN-on-SiCの違い

GaNデバイスの2大基板であるGaN-on-Si（シリコン基板）とGaN-on-SiC（SiC基板）の違いを比較。格子不整合と熱膨張差、バッファ層の必要性、熱伝導率と放熱性能、基板コストと口径、RF用途とパワースイッチ用途の棲み分け、AIXTRON／Veecoなどエピ装置メーカーまで解説します。

メガソニック洗浄と二流体洗浄の違い

枚葉洗浄の二大物理洗浄であるメガソニック洗浄と二流体洗浄の違いを比較。音響流とキャビテーション対液滴衝突という原理差、パターン倒壊リスク、面内均一性とスキャン方式、SAPS/TEBOなどのダメージ低減技術、適用工程（露光前・ポストCMP・裏面/ベベル）、SCREEN／ACM Researchなど装置メーカーまで整理します。

セリアスラリーとシリカスラリーの違い（CMP砥粒の比較）

CMPスラリーの二大砥粒であるセリア（CeO₂）とシリカ（SiO₂）の違いを比較。化学的反応性と機械的作用の比率、SiO₂対SiNの選択比、STI-CMPでのストッパ膜との関係、研磨圧力とディッシング・エロージョン、凝集とスクラッチのリスク、粒径制御とコスト、CMC Materials／フジミなど供給メーカーまで解説します。

Cu-CMPとW-CMPの違い（メタルCMPの比較）

銅ダマシン配線のCu-CMPとタングステンプラグのW-CMPの違いを比較。酸化剤と腐食防止剤（BTA）の役割、酸性・中性のpH設計、バリアメタルとの選択比、ディッシング／エロージョン／スクラッチの出方、2ステップ研磨の考え方、ポストCMP洗浄の薬液差まで実務目線で整理します。

スパイクアニールとフラッシュランプアニールの違い

ドーパント活性化アニールの二方式、スパイクアニール（秒オーダー）とフラッシュランプアニール（ミリ秒オーダー）の違いを比較。加熱の原理と時間スケール、拡散抑制と活性化率のトレードオフ、ウェハ全体加熱と表面加熱の差、熱応力による反り・割れ、パターン効果、レーザアニールとの位置づけ、Applied Materials／Mattson／ウシオなど装置メーカーまで解説します。

ビームライン式イオン注入とプラズマドーピングの違い

イオン注入の二方式、ビームライン式イオン注入装置とプラズマドーピング（PLAD）の違いを比較。質量分析器の有無とプロファイル精度、低エネルギー・高ドーズでのスループット、空間電荷効果、トレンチ側壁への等角ドーピング、汚染とダメージ、工程ごとの使い分け、Applied Materials／Axcelis／PSKなど装置メーカーまで整理します。

HTOLとバーンインの違い

加速ストレス試験のHTOL（高温動作寿命試験）とバーンインの違いを比較。バスタブ曲線のどこを扱うか、評価試験とスクリーニングという目的の差、サンプル数と全数実施、試験時間と温度条件、アレニウス則による寿命換算、FIT算出との関係、ESPEC／Aehr Test／Chroma ATEなど装置メーカーまで整理します。

ATPGとBISTの違い（テストパターンをどこで作るか）

テストパターンを外部で生成するATPGと、チップ内部で生成・判定するBISTの違いを比較。テスタ依存度とテストデータ量、故障カバレッジと診断能力、面積オーバーヘッド、メモリBISTとロジックBISTの使い分け、実速度テスト、出荷後のフィールドテストまで整理します。