HBM（High Bandwidth Memory、高帯域幅メモリ）とは、複数のDRAMダイをTSV（シリコン貫通電極）で垂直に積層し、超広帯域のメモリインターフェースを実現した次世代メモリ規格です。AI GPU・HPC向けに特化して開発され、NVIDIA H100/H200/B100などの主要AI処理チップに搭載されています。DDR5と比べてメモリ帯域幅は10倍以上、消費電力あたりの帯域幅も大幅に優れます。
ポイント
- HBM＝TSVで積層したDRAMダイを超広バス幅（1024bit以上）で接続した高帯域幅メモリ
- AI GPU・HPC向けに最適化―NVIDIA H100には80GB HBM3、B100には192GB HBM3Eを搭載
- 帯域幅はDDR5比10倍以上（HBM3Eで最大1.2TB/s）—大規模モデル学習に不可欠
- TSVとCoWoSまたはハイブリッドボンディングでGPUダイと2.5D/3D実装
- 主要メーカー：SK Hynix（先行）・Samsung・Micron—供給が人工知能チップの需給を左右
HBMの仕組み―TSVで積層したDRAMとは
HBMは複数のDRAMダイ（通常4〜16枚）とベースダイをTSVで垂直に積層した構造です。各ダイには数千本のTSVが貫通しており、上下のダイを直接電気接続します。バス幅はHBM2Eで1024bit、HBM3/3Eで2048bitと従来DDRの64bitとは桁違いに広く、並列で大量のデータを転送できます。このDRAMスタックをCoWoSインターポーザー上でGPUダイと数mm以下の距離で接続することで、帯域幅と遅延を最大化します。
HBMの世代比較（HBM2E・HBM3・HBM3E）
HBM2Eは1スタックで最大460GB/sの帯域幅、容量16GB。HBM3は1スタックで最大665GB/s、容量24GB。HBM3Eは1スタックで最大1.2TB/s、容量36GB（NVIDIA H200には141GB=HBM3E×6スタック搭載）。次世代HBM4では帯域幅がさらに向上し、ベースダイに先端ロジックプロセスを採用して処理能力も持たせる方向で開発が進んでいます。
SK Hynix・Samsung・Micronの競争
HBM市場はSK Hynixが先行しており、HBM3E世代でもNVIDIA向けの主要供給メーカーです。SamsungはHBM3Eで後発ながら追随しており、MicronもHBM3Eの量産を開始しています。AI半導体の需要爆発によりHBMは慢性的な供給不足が続いており、各社が生産能力増強を急いでいます。
関連ページ
よくある質問
HBMとは何ですか？
HBMはなぜAI半導体に必要ですか？
HBM3とHBM3Eの違いは何ですか？
出典・参考資料
- JEDEC「High Bandwidth Memory (HBM3) DRAM（JESD238）」（2026/10/07 確認）
- SK hynix「HBM」（2026/10/07 確認）
- Samsung Semiconductor「HBM」（2026/10/07 確認）
- Micron Technology「HBM3E」（2026/10/10 確認）
- Samsung Semiconductor「HBM3E」（2026/10/10 確認）
- JEDEC「High Bandwidth Memory (HBM4) DRAM」（2026/10/10 確認）