SEMICONDUCTOR BASICS

HBM(高帯域幅メモリ)とは|仕組み・AI GPUとの関係・世代比較

最終更新:

HBM(High Bandwidth Memory、高帯域幅メモリ)とは、複数のDRAMダイをTSV(シリコン貫通電極)で垂直に積層し、超広帯域のメモリインターフェースを実現した次世代メモリ規格です。AI GPU・HPC向けに特化して開発され、NVIDIA H100/H200/B100などの主要AI処理チップに搭載されています。DDR5と比べてメモリ帯域幅は10倍以上、消費電力あたりの帯域幅も大幅に優れます。

ポイント

HBM=TSVで積層したDRAMダイを超広バス幅(1024bit以上)で接続した高帯域幅メモリ
AI GPU・HPC向けに最適化―NVIDIA H100には80GB HBM3、B100には192GB HBM3Eを搭載
帯域幅はDDR5比10倍以上(HBM3Eで最大1.2TB/s)—大規模モデル学習に不可欠
TSVとCoWoSまたはハイブリッドボンディングでGPUダイと2.5D/3D実装
主要メーカー:SK Hynix(先行)・Samsung・Micron—供給が人工知能チップの需給を左右

HBMの仕組み―TSVで積層したDRAMとは

HBMは複数のDRAMダイ(通常4〜16枚)とベースダイをTSVで垂直に積層した構造です。各ダイには数千本のTSVが貫通しており、上下のダイを直接電気接続します。バス幅はHBM2Eで1024bit、HBM3/3Eで2048bitと従来DDRの64bitとは桁違いに広く、並列で大量のデータを転送できます。このDRAMスタックをCoWoSインターポーザー上でGPUダイと数mm以下の距離で接続することで、帯域幅と遅延を最大化します。

HBMの世代比較(HBM2E・HBM3・HBM3E)

HBM2Eは1スタックで最大460GB/sの帯域幅、容量16GB。HBM3は1スタックで最大665GB/s、容量24GB。HBM3Eは1スタックで最大1.2TB/s、容量36GB(NVIDIA H200には141GB=HBM3E×6スタック搭載)。次世代HBM4では帯域幅がさらに向上し、ベースダイに先端ロジックプロセスを採用して処理能力も持たせる方向で開発が進んでいます。

SK Hynix・Samsung・Micronの競争

HBM市場はSK Hynixが先行しており、HBM3E世代でもNVIDIA向けの主要供給メーカーです。SamsungはHBM3Eで後発ながら追随しており、MicronもHBM3Eの量産を開始しています。AI半導体の需要爆発によりHBMは慢性的な供給不足が続いており、各社が生産能力増強を急いでいます。

関連ページ

HBM(用語集)
HBM2E vs HBM3の比較
TSV形成装置
先端パッケージング装置
先進パッケージングとは(入門)

よくある質問

HBMとは何ですか?
HBM(High Bandwidth Memory)とは、複数のDRAMダイをTSV(シリコン貫通電極)で垂直積層し、超広帯域幅(1024bit以上)のメモリインターフェースを実現した次世代メモリ規格です。AI GPU・HPC向けに特化して開発され、DDR5比10倍以上の帯域幅を実現します。
HBMはなぜAI半導体に必要ですか?
大規模AIモデルの学習・推論では膨大なパラメータ(重み)をGPUのコアに高速供給する必要があります。従来のGDDR6/DDR5では帯域幅が不足し、GPU演算性能を引き出せません。HBMはGPUダイとを超短距離・超広バス幅で接続することで、メモリ帯域幅のボトルネックを解消します。
HBM3とHBM3Eの違いは何ですか?
HBM3は1スタックで最大665GB/sの帯域幅と24GBの容量を持ちます。HBM3Eはその改良版で、1スタックで最大1.2TB/sの帯域幅と36GBの容量を実現します。NVIDIA H200やAMD MI300XにHBM3Eが搭載されており、AIワークロードでの性能が大幅に向上しています。
← 半導体基礎 一覧に戻る