GLOSSARY

HBM(高帯域幅メモリ)とは

High Bandwidth Memory
最終更新:2026-08-02先端パッケージング装置TSV形成装置

HBM(高帯域幅メモリ)とは?

HBM(広帯域幅メモリ)とは、複数のDRAMダイをTSV(シリコン貫通電極)で垂直に積層し、極めて広いバス幅で接続する3次元メモリです。1スタックあたり1024bitというDDRとは桁違いのバス幅により、HBM3Eでは1.2TB/sの帯域を実現します。AI学習用GPU(NVIDIA H100/H200/B200)に不可欠で、SK Hynix・Samsung・Micronが供給しています。

定義・解説

一言で言うと「HBM(High Bandwidth Memory)とは、DRAMチップを縦に積み重ねてTSV(貫通電極)でつなぎ、超広い帯域幅でデータを高速転送するメモリ技術」です。AI学習に使われるNVIDIA H100・H200に搭載されており、通常のDDRメモリの数十倍の帯域幅を持ちます。HBM2E・HBM3・HBM3E・HBM4と世代が進むたびに帯域幅が向上しています。

HBM(High Bandwidth Memory)は、複数のDRAMダイをTSV(シリコン貫通電極)で垂直に積層し、広帯域幅・低消費電力のメモリアクセスを実現する高性能3次元メモリ技術です。一般のDDRメモリに比べて格段に広いバス幅(1024〜2048bit)を持ち、AIサーバー・GPU・HPC(高性能コンピューティング)向けアクセラレータに欠かせない存在です。

HBMは規格の世代ごとに帯域幅が向上しています。HBM(第1世代、2013年)→HBM2(128GB/s/stack)→HBM2E→HBM3(最大819GB/s/stack)→HBM3E(最大1TB/s以上)と進化しています。NVIDIA H100はHBM3を80GB搭載し、3.35TB/sの総帯域幅を実現しています。

HBMは複数のDRAMダイ(4〜12枚)をTSVで積層し、その下にベースダイ(Logic die)を接続したスタック構造です。このメモリスタックとGPU(またはSoC)をシリコンインターポーザ上に横並びに搭載し、マイクロバンプで接続する「2.5D実装(CoWoS)」がほぼ標準的な実装方式です。インターポーザを介することで、GPU-HBM間の信号伝達距離を最短化しています。

HBMの主要メーカーはSK Hynix(市場シェア約50%、HBM3Eで先行)、Samsung Electronics、Micron Technologyの3社のみです。NVIDIA・AMD・Intelのアクセラレータ向けHBM需要が急拡大しており、2024〜2025年にかけてHBM供給が需要に追いつかない「HBM不足」が問題となっています。

HBMの製造にはTSV形成・ウェハ薄型化・マイクロバンプ接合・ハイブリッドボンディングなどの先端後工程技術が必要です。関連装置メーカーとして、TSV成形にLam Research・Applied Materials、マイクロバンプ接合にASMパシフィック・Besi・東レエンジニアリング、ウェハ研削にDISCOなどが深く関与しています。

関連するデータ・ツール

データHBM世代別スペック一覧表(HBM2E〜HBM4)

よくある質問(FAQ)

HBMとは何ですか?
DRAMを積層しTSVで接続した超広帯域メモリです。AI向けGPUに搭載され、通常のDDRの数十倍の帯域でデータを供給します。
なぜAIにHBMが必要なのですか?
AIの計算は膨大なデータ転送を伴い、メモリ帯域が性能を左右するためです。HBMの広帯域がGPUの演算能力を引き出します。
HBMの主要メーカーは?
SKハイニックス、サムスン、マイクロンが供給します。AI需要で生産能力の確保が業界の焦点になっています。

デバイスの製造メーカー

SK hynix(SKハイニックス)韓国

世界第2位のDRAMメーカー、第3位のNANDフラッシュメーカー。AI/HPC向けHBM(高帯域メモリ)で業界…

企業詳細を見る →
Samsung Electronics(サムスン電子)韓国

世界最大のメモリメーカーであり、先端ロジックファウンドリでもあるIDM。DRAM・NANDフラッシュで市場をリ…

企業詳細を見る →
Micron Technology(マイクロン)米国

米国最大のメモリメーカー。DRAM、NANDフラッシュの両方を製造し、データセンター、自動車、産業用途に強み。

企業詳細を見る →

関連カテゴリ

先端パッケージング装置
TSV形成装置

関連用語

TSV(貫通シリコンビア)とは →先進パッケージングとは →メモリプロセスとは →3D-IC(三次元積層集積回路)とは →熱圧着接合(TCB)とは →ダイアタッチフィルム(DAF)とは →

同じトピックの用語

先端パッケージング・メモリ半導体・次世代インターフェース・相互接続 のトピックで関連する用語です。

CXL(Compute Express Link)とは →チップレットとは →DRAM(ダイナミックRAM)とは →PCIe(PCI Express)とは →NANDフラッシュメモリとは →UCIeとは →ウェハボンディングとは →GDDR6メモリとは →

同じトピックの企業

Besiオランダアドバンテスト日本Intel米国Kulicke & Soffa米国TSMC(台湾積体電路製造)台湾EV Groupオーストリア

比較・違いを学ぶ

CoWoSとInFOの違い(TSMC先進パッケージング比較)
CoWoSとInFOは、いずれもTSMCが提供する先進パッケージング技術です。CoWoSはシリコンインターポーザーを介して複数チップを横に並べ高密度接続する2.
NANDとDRAMの違いとは|速度・用途・製造プロセスを徹底比較
NANDフラッシュとDRAMはどちらも「半導体メモリ」ですが、役割・仕組み・用途が大きく異なります。DRAMは電源を切るとデータが消える揮発性メモリで、CPUの
CXLとPCIeの違い(AI・HPCインターコネクト比較)
CXL(Compute Express Link)とPCIe(PCI Express)はいずれもCPU・GPU・アクセラレータ・メモリ間を接続するインターコネク
HBM2EとHBM3の違い(世代別スペック比較)
HBM(High Bandwidth Memory)はDRAMを縦に積層しTSV(Through-Silicon Via)で接続した超高帯域メモリです。AI学習
ロジックプロセスとメモリプロセスの違い
ロジックプロセスはCPU・GPU・SoCなど演算・制御回路を製造するプロセスで、トランジスタ性能と集積度の最大化が目標です。メモリプロセスはDRAMやNAND
2.5Dパッケージングと3D ICパッケージングの違い
ムーアの法則の鈍化に伴い、異なる機能のチップを高密度で組み合わせる「先進パッケージング」が半導体の性能向上の主戦場になっています。2.5D実装(CoWoS・In
← 用語集に戻る