結論：HBM2EとHBM3の違いは？
HBM2EとHBM3の最大の違いは「帯域幅がほぼ2倍になったこと」です。HBM2Eは最大3.6Gbps/pin・1スタック460GB/s・容量16GB（8Hi）でNVIDIA A100に搭載されました。HBM3は6.4Gbps/pin・819GB/s・24GB（12Hi）へ引き上げられH100に搭載されています。さらにHBM3Eでは8Gbps/pin・1.2TB/s・36GBに達し、H200やB100の帯域を支えています。
比較表
| 観点 | HBM2E | HBM3 |
|---|---|---|
| JEDEC規格 | JEDEC HBM2E（JESD235C） | JEDEC HBM3（JESD238） |
| ピン帯域幅 | 最大3.6 Gbps/pin | 最大6.4 Gbps/pin（HBM3E: 8 Gbps/pin） |
| スタック帯域幅 | 最大460 GB/s（1スタック） | 最大819 GB/s（1スタック）（HBM3E: 1.2 TB/s） |
| 容量（最大） | 16GB（8Hi積層） | 24GB（12Hi）／HBM3E: 36GB（12Hi） |
| I/Oピン数 | 1024ピン（128ビット×8チャンネル） | 1024ピン（同構成だが帯域増加） |
| 製造ノード | 約20nm世代DRAM | 約10nm第5世代DRAM（SK Hynix 1αnm等） |
| 主な採用GPU | NVIDIA A100（80GB HBM2E）、AMD MI250X | NVIDIA H100（80GB HBM3）、AMD MI300X |
| 供給メーカー | SK Hynix・Micron・Samsung | SK Hynix（先行）、Micron・Samsung（後続） |
HBM3EとHBM4：さらなる次世代への進化
HBM3EはHBM3の強化版で、ピン速度を8 Gbps/pinに引き上げ1スタックあたり1.2 TB/sの帯域幅を実現します。NVIDIA H200（141GB HBM3E）とBlackwellアーキテクチャのB100/B200（最大192GB HBM3E）に搭載されています。次世代HBM4はピン速度12 Gbps/pin超・容量32〜64GB/スタックが目標で、TSVピッチのさらなる微細化とロジックダイ統合（HBM4+コントローラー）が特徴です。2025〜2026年の量産開始が見込まれています。
AI需要がHBM市場を急拡大させた背景
大規模言語モデル（LLM）の学習には、数百億〜数兆のパラメータを高速で読み書きするメモリ帯域幅が不可欠です。NVIDIA H100は6スタックのHBM3を搭載し合計3.35 TB/sの帯域幅を持ち、A100（2 TB/s）の約1.7倍に達します。HBM市場はSK Hynix・Micron・Samsungの3社が供給しており、SK HynixがHBM3/HBM3Eで先行してNVIDIAとの関係を強化しています。HBM4の量産においては、TSMCのHBM向けパッケージング（CoWoS等）との一体最適化が競争の焦点となっています。
HBMと通常DRAMの違い
通常のDDR5 DRAMはCPU/GPUとは別の基板上に配置され、PCIe/メモリバスで接続されます。HBMはGPUダイと同じパッケージ内（CoWoS等のインターポーザー上）に積層され、数千本のTSVで超短距離接続します。この構造差がDDR5（最大100 GB/s程度）に対しHBM3の3.35 TB/s（H100合計）という桁違いの帯域幅の差を生み出しています。