SEMICONDUCTOR EQUIPMENT
TSV形成装置メーカー5社
TSV(Through Silicon Via)形成装置とは、シリコンウェハを垂直に貫通する微細な孔(ビア)を形成し、銅(Cu)を埋め込んで積層チップ間を直接電気接続する先端パッケージング技術の装置群です。ビア径は1〜10μm、深さ20〜100μm以上に及び、ドライエッチング・CVD・電解銅めっきなど複数の工程で構成されます。HBMメモリの積層・3D IC・CoWoSインターポーザーの基幹技術として、AI/データセンター向け半導体の帯域幅向上に直結します。
メーカー 5 社関連カテゴリ 4 件
主要特徴
TSV=シリコン貫通電極。ウェハを垂直に貫いてCuで配線し、積層チップを超短距離で接続
形成工程:Boschプロセス(DRIE)でビア掘削→絶縁膜成膜→バリアメタル成膜→Cu電解めっき
HBM(高帯域幅メモリ)はTSVで複数DRAMダイとロジックダイを積層して超広帯域を実現
CoWoSインターポーザーにもTSVを使用—ロジックとHBMの間を低遅延で接続
装置種別:DRIE装置・ALD装置・電解めっき装置・CMP装置・ウェハ薄化装置が連携
よくある質問
メーカー
5社の主要メーカー
関連カテゴリ
関連用語
比較・違いを学ぶ
CoWoSとInFOの違い(TSMC先進パッケージング比較)
CoWoSとInFOは、いずれもTSMCが提供する先進パッケージング技術です。CoWoSはシリコンインターポーザーを介して複数チップを横に並べ高密度接続する2.…
NANDとDRAMの違いとは|速度・用途・製造プロセスを徹底比較
NANDフラッシュとDRAMはどちらも「半導体メモリ」ですが、役割・仕組み・用途が大きく異なります。DRAMは電源を切るとデータが消える揮発性メモリで、CPUの…
HBM2EとHBM3の違い(世代別スペック比較)
HBM(High Bandwidth Memory)はDRAMを縦に積層しTSV(Through-Silicon Via)で接続した超高帯域メモリです。AI学習…
ロジックプロセスとメモリプロセスの違い
ロジックプロセスはCPU・GPU・SoCなど演算・制御回路を製造するプロセスで、トランジスタ性能と集積度の最大化が目標です。メモリプロセスはDRAMやNAND …
2.5Dパッケージングと3D ICパッケージングの違い
ムーアの法則の鈍化に伴い、異なる機能のチップを高密度で組み合わせる「先進パッケージング」が半導体の性能向上の主戦場になっています。2.5D実装(CoWoS・In…
TSVとワイヤーボンドの違い|接続密度・帯域幅・コストを比較
TSV(Through Silicon Via、シリコン貫通電極)とワイヤーボンディングはともに半導体チップと外部を電気接続する後工程技術ですが、接続方式・密度…