SEMICONDUCTOR EQUIPMENT

TSV形成装置メーカー5

TSV(Through Silicon Via)形成装置とは、シリコンウェハを垂直に貫通する微細な孔(ビア)を形成し、銅(Cu)を埋め込んで積層チップ間を直接電気接続する先端パッケージング技術の装置群です。ビア径は1〜10μm、深さ20〜100μm以上に及び、ドライエッチング・CVD・電解銅めっきなど複数の工程で構成されます。HBMメモリの積層・3D IC・CoWoSインターポーザーの基幹技術として、AI/データセンター向け半導体の帯域幅向上に直結します。

メーカー 5関連カテゴリ 4

主要特徴

TSV=シリコン貫通電極。ウェハを垂直に貫いてCuで配線し、積層チップを超短距離で接続
形成工程:Boschプロセス(DRIE)でビア掘削→絶縁膜成膜→バリアメタル成膜→Cu電解めっき
HBM(高帯域幅メモリ)はTSVで複数DRAMダイとロジックダイを積層して超広帯域を実現
CoWoSインターポーザーにもTSVを使用—ロジックとHBMの間を低遅延で接続
装置種別:DRIE装置・ALD装置・電解めっき装置・CMP装置・ウェハ薄化装置が連携

よくある質問

TSV(シリコン貫通電極)とは何ですか?
TSV(Through Silicon Via)とは、シリコンウェハを垂直に貫通する微細な孔(ビア)に銅(Cu)を埋め込んで形成した垂直配線です。積層した複数のチップを上下方向に直接電気接続するために使われます。ワイヤボンドと比べて接続長が100分の1以下となり、信号遅延・寄生インダクタンス・消費電力が大幅に削減されます。
TSVはHBMにどう使われますか?
HBM(High Bandwidth Memory)は複数のDRAMダイとベースダイをTSVで垂直接続した3D積層メモリです。各ダイに数千〜数万本のTSVを形成し、ダイ間を超広帯域で並列接続することで、DDR5比で10倍以上のメモリ帯域幅を実現しています。AI GPU(NVIDIA H100等)ではHBMとGPUダイをCoWoS基板上で2.5D実装し、高帯域幅インターフェースとして活用しています。
TSV形成にはどんな装置が必要ですか?
TSV形成は複数の工程と装置を必要とします。①DRIE(深堀りRIE)装置でビア孔を掘削、②ALD/CVD装置で絶縁膜(SiO₂)とバリアメタル(TiN/Ta)を成膜、③電解銅めっき装置でCuを埋め込み、④CMP装置で表面を平坦化、⑤バックグラインダーでウェハを薄化(50〜100μm)するという一連の工程が必要です。
TSV形成装置の主要メーカーはどこですか?
DRIE装置はLam Research・Bosch(独)・SPTS Technologies(英)が主要サプライヤーです。電解銅めっき装置はApplied Materials(Reflexion)・Lam Research(Sabre)が強みを持ちます。ウェハ薄化(バックグラインド)はDISCO(日)が世界最大手です。TSV工程全体を担う装置サプライヤーはなく、複数の装置メーカーとの連携が必要です。

メーカー

5社の主要メーカー

Lam Research米国

エッチング装置の世界的リーダー。約39%の市場シェアを持ち、原子層エッチング(ALE)技術で先端3Dチップアーキテクチャを支える。

エッチング装置
KiyoFlexVantexAkara
成膜装置
デポジションシステム
洗浄装置
ウェーハ洗浄装置
  • エッチング装置で世界シェア約39%のトップポジション
  • 原子層エッチング(ALE)技術における技術リーダーシップ
Applied Materials米国

世界最大の半導体製造装置サプライヤー。成膜、除去、改質、分析の包括的な製品ポートフォリオで、ウェーハ製造の全工程をサポート。

成膜装置
CVDPVDALD
エッチング装置
エッチングシステム
CMP・イオン注入
CMP装置イオン注入装置
  • 世界最大の半導体製造装置サプライヤー
  • 成膜、除去、改質、分析の包括的な製品ポートフォリオ
DISCO日本

「切る・削る・磨く」技術の世界的リーダー。ダイシングソー、グラインダで市場トップシェアを持ち、超薄ウェーハ加工の完全ソリューションを提供。

ダイシング装置
ダイシングソーレーザソー
グラインダ
ウェーハグラインダ
研磨装置
表面平坦化装置
  • ダイシングソー、グラインダで世界トップシェア
  • 超薄ウェーハ加工の完全ソリューション
荏原製作所日本

CMP(化学機械研磨)装置と半導体製造用真空ポンプ・除害装置の大手。ポンプ・精密機械・環境事業を軸に、半導体製造インフラを幅広く支える。

CMP装置
FREX(300mm CMP)F-REX(先端CMP)
真空ポンプ
EV-Aシリーズ(ドライ真空)除害装置
  • CMPシステムで世界シェア上位。前工程の平坦化プロセスに不可欠
  • ドライ真空ポンプ・スクラバーでクリーンルームの排気・除害を担う
SPPテクノロジーズ日本

住友精密工業から分社した装置メーカー。シリコン深掘りエッチング装置(DRIE)とプラズマCVD装置を主力とし、MEMS・パワーデバイス・TSV形成など高アスペクト比加工の用途に強い。

エッチング装置
シリコン深掘りエッチング装置(DRIE)
成膜装置
プラズマCVD装置
  • シリコン深掘りエッチング(DRIE)の専業メーカー
  • MEMS・TSVなど高アスペクト比加工の実績

関連カテゴリ

チップレット実装装置
HBM(高帯域幅メモリ)
ハイブリッドボンディング装置
インターポーザー実装装置

関連用語

TSV(シリコン貫通ビア)とは →先端パッケージングとは →チップレットとは →HBM(高帯域幅メモリ)とは →ウェハボンディングとは →フリップチップとは →WLCSP(ウェハレベルチップスケールパッケージ)とは →ハイブリッドボンディングとは →InFO(ファン・アウトウェハレベルパッケージング)とは →FOPLP(ファン・アウトパネルレベルパッケージング)とは →PLP(パネルレベルパッケージング)とは →2.5Dパッケージングとは →

比較・違いを学ぶ

CoWoSとInFOの違い(TSMC先進パッケージング比較)
CoWoSとInFOは、いずれもTSMCが提供する先進パッケージング技術です。CoWoSはシリコンインターポーザーを介して複数チップを横に並べ高密度接続する2.
NANDとDRAMの違いとは|速度・用途・製造プロセスを徹底比較
NANDフラッシュとDRAMはどちらも「半導体メモリ」ですが、役割・仕組み・用途が大きく異なります。DRAMは電源を切るとデータが消える揮発性メモリで、CPUの
HBM2EとHBM3の違い(世代別スペック比較)
HBM(High Bandwidth Memory)はDRAMを縦に積層しTSV(Through-Silicon Via)で接続した超高帯域メモリです。AI学習
ロジックプロセスとメモリプロセスの違い
ロジックプロセスはCPU・GPU・SoCなど演算・制御回路を製造するプロセスで、トランジスタ性能と集積度の最大化が目標です。メモリプロセスはDRAMやNAND
2.5Dパッケージングと3D ICパッケージングの違い
ムーアの法則の鈍化に伴い、異なる機能のチップを高密度で組み合わせる「先進パッケージング」が半導体の性能向上の主戦場になっています。2.5D実装(CoWoS・In
TSVとワイヤーボンドの違い|接続密度・帯域幅・コストを比較
TSV(Through Silicon Via、シリコン貫通電極)とワイヤーボンディングはともに半導体チップと外部を電気接続する後工程技術ですが、接続方式・密度
← 半導体装置カテゴリ一覧に戻る