CoWoS（Chip on Wafer on Substrate）は、TSMCが開発・提供する2.5D先進パッケージング技術です。AIアクセラレータ（GPU）ダイとHBM（高帯域幅メモリ）スタックをシリコンインターポーザーまたはRDL（再配線層）を介して同一基板上に横並びで搭載し、超短距離・超広帯域のチップ間接続を実現します。NVIDIA H100/H200/B100/B200・AMD MI300X/MI325Xなど主要AIチップの実装標準技術となっています。
CoWoSには3方式があります。（1）CoWoS-S（Silicon）：シリコンインターポーザーを使用。最も高い配線密度（ピッチ<1μm）を実現し、NVIDIA H100/H200が採用。インターポーザーサイズは最大800mm²超に拡大中。（2）CoWoS-L（Local silicon interconnect＋RDL）：薄いシリコンブリッジとRDLを組み合わせ、大面積化に対応。B100/B200が採用。（3）CoWoS-R（RDL）：有機RDLのみでシリコンを使わず低コスト・大面積化を両立する新方式。
TSMCのCoWoSキャパシティは慢性的な供給不足が続いています。2023年以降のAI需要急増により、NVIDIAは四半期100億ドル規模でCoWoSウェハを発注。TSMCは竹南・台中・高雄でCoWoS生産ラインを急拡張しており、2025〜2026年の設備投資の最重要項目の一つです。CoWoSの生産能力制約がNVIDIAのGPU出荷スケジュールに直接影響する構図が続いています。
CoWoS製造には多数の前工程・後工程装置が必要です。シリコンインターポーザーの微細配線形成にはEUV/DUV露光装置（ASML）・CVD/ALD（Applied Materials・TEL）・CMP（Applied Materials）、TSV形成にはDRIEエッチング（Lam Research）・銅めっき、ウェハ接合にはEV Group・SUSS MicroTecのボンダー、ダイ搭載にはASMPT・Besのフリップチップボンダーが使用されます。
CoWoS市場は2026〜2028年にかけて年率30〜40%成長が予測されます。TSMCのCoWoS事業は単体で年間100億ドル超の売上規模に成長しており、TSMC全体の利益率を押し上げる高付加価値サービスとして位置づけられています。Samsung・Intel・日本の後工程専業メーカーもCoWoS類似技術（I-Cube・Foveros）の強化を急いでいますが、TSMCのリードは当面続く見通しです。