PoP(パッケージオンパッケージ)とは

Package on Package

最終更新:2026-10-07・先端パッケージング装置|用語集のExcel・PDF版をダウンロード

PoP(パッケージオンパッケージ)とは?

PoP(パッケージオンパッケージ)とは、完成した半導体パッケージを上下に積み重ね、パッケージ間をはんだボールで電気接続する3次元実装技術です。代表的な構成は下段にロジック(アプリケーションプロセッサ)、上段にメモリ(LPDDR)を積む形で、実装面積を節約できるためスマートフォンのメインチップで広く採用されています。

定義・解説

PoP(Package on Package:パッケージオンパッケージ)は、完成した半導体パッケージを上下に積み重ね、パッケージ間をはんだボールで電気的に接続する3次元実装技術です。代表的な使い方は、下段にロジック(アプリケーションプロセッサ)、上段にメモリ(LPDDR)を積む構成で、スマートフォンのメインチップで広く採用されています。

PoP最大の利点は、ロジックとメモリを別々に製造・テストして良品同士を積層できるため、歩留まりリスクを分離できることと、実装面積を大幅に節約できることです。メモリのサプライヤーやアップグレードを柔軟に選べる点も、システム設計上のメリットです。

一方で、上下パッケージ間の接続ピッチや、リフロー時の反り(ワーページ)による接合不良が課題となります。積層数が増える3D実装やSiP(システムインパッケージ)と比べ、PoPは「完成パッケージを積む」手軽さと標準化されたインターフェースが特徴です。

PoPはモバイルSoC+メモリの標準的な実装形態として、ASE・Amkor・Samsungなどが量産します。system-in-packageや3d-ic、bga、hbmの各項とあわせて理解すると、3次元実装の選択肢の中でのPoPの位置づけが明確になります。

図解

PoP(パッケージオンパッケージ)の積層構成
それぞれのパッケージを個別に試験してから積めるのが利点。

関連するデータ・ツール

図解パッケージ構造の断面比較図(ワイヤボンド〜3D積層)

よくある質問(FAQ)

PoPの利点は何ですか?▾
ロジックとメモリを縦に重ねられるため基板上の実装面積を大幅に節約でき、配線長が短くなることで信号品質と消費電力も改善します。また上下のパッケージを別々にテストしてから組み合わせられるため、歩留まりのリスクを抑えられます。
PoPはどんな製品で使われていますか?▾
スマートフォンやタブレットのメインチップが代表例で、下段にアプリケーションプロセッサ、上段にLPDDRメモリを積む構成が長く標準でした。近年はより高帯域が必要な用途でInFOなどのファンアウト技術への移行も進んでいます。
PoPと3D IC(TSV積層)はどう違いますか?▾
PoPは完成したパッケージ同士を周辺のはんだボールで接続するため、接続数は数百程度に留まります。TSVを使う3D ICはダイを直接貫通電極で結ぶため数千〜数万の接続が可能で、帯域が桁違いです。そのぶんコストと製造難度も上がります。

デバイスの製造メーカー

ASE Technology Holding台湾

世界最大のOSAT(後工程受託製造)企業。パッケージング・テスト・モジュール実装を一貫提供。SiP(Syste…

Amkor Technology米国

世界第2位のOSAT企業。先進パッケージング(Fan-Out・3D IC・SiP)と半導体テストサービスを提供…

Samsung Electronics(サムスン電子)韓国

世界最大のメモリメーカーであり、先端ロジックファウンドリでもあるIDM。DRAM・NANDフラッシュで市場をリ…

関連カテゴリ

同じトピックの用語

先端パッケージング のトピックで関連する用語です。

同じトピックの企業

BesiオランダKulicke & Soffa米国EV GroupオーストリアSuss MicroTecドイツASMPT香港京セラ日本

比較・違いを学ぶ

CoWoSとInFOの違い(TSMC先進パッケージング比較)
CoWoSとInFOは、いずれもTSMCが提供する先進パッケージング技術です。CoWoSはシリコンインターポーザーを介して複数チップを横に並べ高密度接続する2.…
→
HBM2EとHBM3の違い(世代別スペック比較)
HBM(High Bandwidth Memory)はDRAMを縦に積層しTSV(Through-Silicon Via)で接続した超高帯域メモリです。AI学習…
→
2.5Dパッケージングと3D ICパッケージングの違い
ムーアの法則の鈍化に伴い、異なる機能のチップを高密度で組み合わせる「先進パッケージング」が半導体の性能向上の主戦場になっています。2.5D実装(CoWoS・In…
→
TSVとワイヤーボンドの違い|接続密度・帯域幅・コストを比較
TSV(Through Silicon Via、シリコン貫通電極)とワイヤーボンディングはともに半導体チップと外部を電気接続する後工程技術ですが、接続方式・密度…
→
ハイブリッドボンディングとフリップチップボンディングの違い
どちらもダイとダイ、またはダイと基板を電気的に接続する実装技術ですが、接合メカニズムと達成できる接続密度が根本的に異なります。フリップチップははんだバンプ(直径…
→
CoWoS vs SoIC:TSMCの先端パッケージング技術の違い
CoWoS(Chip on Wafer on Substrate)とSoIC(System on Integrated Chips)はどちらもTSMCの先端パッ…
→
← 用語集に戻る用語集をExcel・PDFで使う →