SiP（System in Package：システムインパッケージ）は、複数の半導体チップ（ロジック・メモリ・RF・アナログなど）や受動部品（コンデンサ・抵抗・インダクタ）を1つのパッケージ内に統合し、システムとしての機能を実現する実装技術です。すべてを1チップに集積するSoC（System on Chip）に対し、SiPは異なるプロセスで作られた複数ダイを「組み合わせる」ことでシステムを構成します。
SiP最大の利点は、ヘテロジニアス・インテグレーション（異種集積）の柔軟性です。最先端ロジックは微細プロセス、アナログ・RFは成熟プロセス、メモリは専用プロセスと、各機能に最適なプロセスで個別に製造したダイを組み合わせられます。これにより、すべてを単一ダイに作り込むSoCよりも開発期間・コスト・歩留まりの面で有利になる場合があります。スマートフォンのAPモジュールやウェアラブル機器で広く採用されています。
実装形態は多様で、複数ダイを平面に並べる2D配置、ワイヤボンディングでダイを積層するスタックドダイ、TSVやハイブリッドボンディングを用いる3D集積、さらにフリップチップやファンアウト技術との組み合わせまで含まれます。Apple WatchのS系SiPのように、数十の部品を極小モジュールに封止する高密度実装も実用化されています。
SiPの設計では、電気的なクロストーク・電源ノイズ・熱の相互影響を考慮した協調設計が不可欠です。組立はOSAT（ASE・Amkorなど）やファウンドリの後工程部門が担い、先進パッケージング技術の進化とともに、チップレットを束ねる手段としてもSiPの重要性が高まっています。
