結論：DRAMとSRAMの違いは？
DRAMとSRAMの最大の違いは「記憶原理とリフレッシュの要否」です。DRAMはキャパシタに電荷を蓄える1T1C構造で数十ms周期のリフレッシュが必要、レイテンシは約50〜100nsですが、1セルが小面積で高集積・低コストのためメインメモリに使われます。SRAMは6トランジスタのフリップフロップで保持するためリフレッシュ不要、0.3〜1nsと超高速ですが、セル面積が大きく高コストのためCPUキャッシュに使われます。
比較表
DRAMSRAM
| 観点 | DRAM | SRAM |
|---|---|---|
| 記憶原理 | キャパシタへの電荷蓄積（1T1C構造） | 6トランジスタ（6T）フリップフロップ |
| リフレッシュ | 必要（数十ms周期で電荷再書き込み） | 不要（電源がある限りデータ保持） |
| アクセス速度（レイテンシ） | 約50〜100ns（DDR5でも実効60ns程度） | 約0.3〜1ns（L1キャッシュは0.3〜0.5ns） |
| 集積度（ビット密度） | 高い（1セル＝1T1Cで小面積） | 低い（1ビット＝6T、セル面積大） |
| ビットコスト | 低い（大量生産で$/GB単価が低下） | 高い（DRAMの50〜100倍以上） |
| 消費電力 | リフレッシュ電力あり・スタンバイ時も消費 | アクティブ時は高速だがアイドル時の静的電力も大きい |
| 主な用途 | PCメインメモリ・スマートフォンRAM・グラフィクスVRAM | CPUキャッシュ（L1/L2/L3）・SRAM組み込みバッファ・レジスタファイル |
| 代表製品 | DDR5・LPDDR5・HBM3・GDDR7 | SRAM IP（ARM・Synopsys等）・スタンドアロンSRAM（Cypress・ISSI） |
CPUキャッシュ階層とSRAMの関係
現代のCPUはL1キャッシュ（32〜64KB）・L2キャッシュ（256KB〜1MB）・L3キャッシュ（数MB〜数百MB）の階層を持ち、すべてSRAMで構成されます。L1はCPUコアあたり1サイクル以内（0.3〜0.5ns）でアクセスでき、DRAM（約100ns）の200倍以上高速です。AppleのM3チップではL3キャッシュに24MBものSRAMを搭載し、メインメモリへのアクセス頻度を下げることでM1の電力効率を実現しています。
HBMはDRAMとSRAMの中間を狙う
HBM（広帯域メモリ）はDRAMチップを積層しGPU/AIチップとシリコンインターポーザ上で近接接続することでDRAMの帯域幅をSRAM並みに近づける技術です。HBM3Eでは1スタックあたり1.2TB/sの帯域幅を実現し、大規模LLM推論でのボトルネックを緩和します。ただしコストはDDR5の20〜30倍以上で、量産汎用品ではなくAIアクセラレータ専用メモリとして使われます。