エアギャップ誘電体（Air Gap Dielectric）とは、金属配線間の絶縁材料として固体の低誘電率（Low-k）材料の代わりに「空気（Air）」を用いる技術です。空気の比誘電率はk＝1.0と、あらゆる固体材料の中で最低であるため、配線間の寄生容量（寄生キャパシタンス）を最大限に低減し、信号遅延と動的消費電力を削減できます。
配線の微細化が進むにつれ、隣接する金属配線間の容量結合（クロストーク容量）が増大し、信号速度の低下や消費電力の増加をもたらします。Low-k材料（SiOC系、k≒2.5〜3.0）やUltra Low-k材料（多孔質SiOCH、k≒2.0〜2.4）でも対応が難しくなる先端ノードにおいて、エアギャップ（k＝1.0）の導入が寄生容量削減の究極手段として注目されています。
製造方法は主に「サブトラクティブ法」と「ダマシン法」で異なります。サブトラクティブ法では金属配線をパターニングした後、配線間に犠牲絶縁膜を埋め込み、選択エッチングで犠牲材料のみを除去してギャップを形成し、上部をキャップ膜で封止します。ダマシン法ではトレンチに銅（Cu）を埋め込んだ後に、隣接トレンチ間の絶縁材料を選択的に除去してエアギャップを作るアプローチが取られます。いずれも高い選択比を持つエッチングプロセスが鍵となります。
IBMが2007年に45nmノードでエアギャップを試作して以来、Intelは自社の10nmプロセス（SuperFin世代）の一部配線層でエアギャップを採用、TSMCや他のファウンドリも先端ノードでの導入が進んでいます。先端ノード（3nm以降）では配線間のピッチが20nm以下になるため、エアギャップが不可欠な技術となりつつあります。
エアギャップ形成には、選択的エッチング（犠牲材料の高選択比除去）、CVD/ALDによる精密な封止膜形成、エアギャップ内部の検査（TEM・SEM断面観察）などが求められます。材料面ではスピンオン誘電体（SOD）や犠牲有機膜（OPL）の採用が検討されています。エアギャップを用いた配線技術は寄生容量を20〜30%削減できると報告されており、AI向け高速チップでの採用が加速する見通しです。