コンタクト抵抗（Contact Resistance）は、金属配線と半導体（ソース・ドレインのシリコン）が接触する界面で生じる電気抵抗です。トランジスタが微細化すると、コンタクトの面積が縮小して抵抗が急増し、配線そのものの抵抗（RC遅延）と並んで、デバイスの動作速度・消費電力を制限する深刻なボトルネックになります。先端ノードでは寄生抵抗の中でコンタクト抵抗の比重が非常に大きくなっています。
金属と半導体の接合は、界面のショットキー障壁を多数キャリアがトンネリングで通り抜ける必要があり、その通りやすさが接触抵抗を決めます。これを下げるため、接触界面に金属シリサイド（NiSi・TiSi₂・CoSi₂など）を形成し、障壁高さを下げて低抵抗な接続を作る「サリサイド（self-aligned silicide）」プロセスが用いられます。界面のドーパント濃度を極限まで高めることも有効です。
微細化により、コンタクト材料はタングステン（W）プラグから、より低抵抗なコバルト（Co）やルテニウム（Ru）への置き換えが進んでいます。また接触面積を稼ぐためのラップアラウンドコンタクトや、界面のショットキー障壁を低減する新材料・界面層の研究が活発です。これらは接触抵抗（Rc）と接触界面抵抗率（ρc）の低減を狙うものです。
コンタクト抵抗の低減は、GAAナノシートやCFETといった次世代トランジスタの性能を引き出すうえで決定的に重要です。Applied Materials・Lam Researchなどの装置メーカーが、低抵抗コンタクト形成のための成膜・エッチング・界面処理技術を競って開発しており、配線抵抗とともに先端デバイス設計の中心テーマとなっています。
