掲載する
Data

HBM世代別スペック一覧表（HBM2E〜HBM4）

最終更新：

要点

HBMは世代ごとにピン速度と積層段数が上がり、1スタックあたりの帯域幅がHBM2Eの460GB/sからHBM3Eの1.2TB/sへと約2.6倍に伸びました。HBM4では2.0TB/s以上・16段以上が目標です。AI GPUの実効性能はこの帯域に強く律速されるため、搭載HBMの世代がそのままGPU世代の区切りになっています。

世代別スペック一覧

HBM2E〜HBM4のピン速度・スタック帯域幅・容量・積層段数
世代規格ピン速度帯域幅（1スタック）最大容量積層段数代表的な搭載先
HBM2EJESD235C最大3.6 Gbps最大460 GB/s16GB（8Hi）8段NVIDIA A100 など
HBM3JESD238最大6.4 Gbps最大819 GB/s24GB（12Hi）12段NVIDIA H100 など
HBM3EHBM3の拡張8〜9.6 Gbps最大約1.2 TB/s36GB（12Hi）12段NVIDIA H200 / B200 など
HBM4新規格16 Gbps（目標）2.0 TB/s以上（目標）さらに拡大16段以上（計画）2025〜2026年量産計画

※ HBM4は量産前の計画値を含みます。実際の製品仕様は各社の発表により変動します。

帯域幅がGPU世代を決める

HBMの1スタック帯域幅は、HBM2Eの460GB/sからHBM3Eの約1.2TB/sへと、2世代でおよそ2.6倍に伸びました。AI学習では大量のパラメータをメモリとGPUの間で往復させるため、演算器をいくら積んでもメモリ帯域が足りなければ性能が出ません。実際、NVIDIAのA100→H100→H200という世代交代は、搭載HBMの世代交代とほぼ一致しています。

帯域を稼ぐ手段は2つあります。ピン速度を上げることと、積層段数を増やしてスタックあたりの容量と並列度を稼ぐことです。段数を増やすには1枚あたりのDRAMダイを薄くする必要があり、裏面研削とハイブリッドボンディングの精度が世代を左右します。HBM4で16段以上が視野に入るのは、この接合技術の進歩が前提です。

関連する用語

関連する比較記事

関連する企業

出典・参考資料

  1. JEDEC「High Bandwidth Memory (HBM3) DRAM（JESD238）」（2026/10/07 確認）
  2. SK hynix「HBM」（2026/10/07 確認）
  3. Samsung Semiconductor「HBM」（2026/10/07 確認）
  4. Micron Technology「HBM3E」（2026/10/10 確認）
  5. Samsung Semiconductor「HBM3E」（2026/10/10 確認）
  6. JEDEC「High Bandwidth Memory (HBM4) DRAM」（2026/10/10 確認）