BSPDN（Backside Power Delivery Network：裏面電源供給ネットワーク）とは、電源配線（VDD・VSS）をウェハの裏面（バックサイド）に形成することで、表面の信号配線と電源配線を完全に分離するアーキテクチャです。従来のチップでは電源配線と信号配線が同じ配線層を共有していたため、配線混雑や電圧降下（IR Drop）が性能・電力効率のボトルネックとなっていました。BSPDNはこの問題を根本的に解決します。
BSPDNの最大の利点は電圧降下（IR Drop）の大幅な低減です。電源配線を太く短く形成できるウェハ裏面に移すことで抵抗を大幅に下げ、安定した電源供給が可能になります。また表面配線層が信号配線専用となるため、配線の自由度が増しルーティング混雑が緩和されます。これにより同じトランジスタ数でもチップ面積を10〜20%削減できると試算されています。
Intelの「PowerVia」がBSPDNの商用実装として最も注目されています。IntelはPowerViaをIntel 18Aプロセスに統合し、世界で初めてBSPDNとGAA（RibbonFET）を組み合わせた半導体を製造するとしています。2023年にはテストチップ「Blue Sky Creek」でPowerViaの動作実証を発表しました。TSMCもSuper Power Rail（SPR）という名称でA16（1.6nmノード）へのBSPDN導入を計画しています。
製造には特殊な工程が必要です。表面側に回路を作り込んだウェハを一時ボンディング（キャリアウェハへの貼り付け）し、ウェハ裏面を数μm程度まで薄化（バックグラインド・CMP）した後、裏面にビア（Buried Power Rail＝BPR：埋め込み電源レール）を形成して電源配線を作ります。ウェハの薄化・貼り合わせ・裏面加工の装置需要が高まっており、ウェハボンディング装置・薄化CMP装置・裏面ALD/エッチング装置への投資拡大が見込まれます。
BSPDNはAI向け高性能チップ（GPU、NPU、CPUのような電力密度の高い用途）で特に大きな恩恵をもたらします。電源品質の改善はクロック周波数の向上や動的電力の削減につながり、データセンター向け半導体の競争力を左右する技術となっています。BSPDNの普及はウェハ薄化装置（DISCO、東京精密）やボンディング装置（EV Group、SUSS MicroTec）の需要拡大にも直結します。
