Verdict結論
3nm與5nm製程最大的差異在於「電晶體密度與電力效率」。3nm的電晶體密度約為170～290MTr/mm²，在相同效能下，比5nm可降低約25～35%的功耗。5nm約為100～170MTr/mm²，被Apple A14/M1與Snapdragon 888採用。3nm已在Apple A17 Pro（台積電N3）與Exynos 2400（三星3GAE）上量產，三星的3nm採用GAA，台積電N3E則採用FinFET，連結構也有所不同。
主要差異
| 比較項目 | 3nm製程 | 5nm製程 |
|---|---|---|
| 代表性電晶體密度 | 約170～290MTr/mm²（依實作而異） | 約100～170MTr/mm² |
| 相較5nm的功耗降低（參考） | 相同效能下約降低25～35%（依實作而定） | 相較7nm約降低25～30% |
| 相較前一世代的效能提升（參考） | 約提升10～15%（時脈與IPC改善） | 約提升15～20% |
| 電晶體結構 | FinFET（台積電N3E等）或GAA（三星3nm） | FinFET（台積電N5/N5P、三星5LPE等） |
| EUV曝光的使用 | 在多層、多道製程使用EUV（High-NA EUV的準備世代） | 積極導入EUV的世代（台積電自N5起全面採用） |
| 主要採用產品例 | Apple A17 Pro、M3，Snapdragon 8 Gen 3等 | Apple A14/M1、Snapdragon 888、Exynos 2100等 |
| 晶圓成本趨勢 | 高於5nm（EUV步驟增加、確保良率的難度） | 低於3nm（隨成熟度提高而下降） |
製程名稱（nm）與實際尺寸的關係
「3nm」「5nm」這類節點名稱，不一定與實際的閘極長度或最小導線間距一致。各公司的命名基於行銷與歷史沿革，台積電的N3與三星的3nm在製造方法與效能特性上都不同。一般認為實際閘極長度在5nm節點大約為10～14nm，在3nm節點約為8～12nm，但各晶圓代工廠之間仍有差異。
3nm世代製程的變化重點
在3nm，EUV曝光的步驟數進一步增加，特別是在接觸窗與部分導線層擴大採用EUV。此外，台積電N3世代採用改良FinFET的「FinFlex」技術，在提高電路設計自由度的同時提升密度。三星的SF3採用GAA（Gate-All-Around）結構，結構本身就與5nm世代不同。
常見問題
3nm與5nm的功耗相差多少？
一般認為在相同效能下，3nm的功耗比5nm降低20～35%左右，但會因電路設計、運作時脈與應用而有很大差異，數值請參考各公司的公布值。
除了智慧型手機，3nm還用在哪裡？
資料中心用AI加速器、PC用SoC（Apple M系列）、高效能網路晶片等的採用正在擴大。這是因為高電力效率可直接降低大規模運算的散熱與電力成本。
台積電與三星的3nm有何不同？
最大的差異在於電晶體結構。台積電的N3/N3E系列採用FinFET的改良版，三星的SF3則採用GAA（奈米片）。在密度、良率與電力效率的實績上，一般認為目前台積電N3E憑藉量產經驗處於領先。