3nm 製程是什麼

3nm 製程是指依業界標準「製程節點」命名稱為 3nm 的先進半導體製造技術世代，實際電晶體閘極尺寸在 10nm 級，但在效能、密度、功耗效率方面較前一代（5nm）大幅改善。包括轉移至 GAA（閘極全環）奈米片電晶體、大量使用 EUV 微影、評估導入 High-NA EUV 等，從製造設備與材料的角度來看也是重大轉折點的世代。這是台積電與三星競爭的最前線世代。

重點整理

3nm 世代由 FinFET 轉移至 GAA（奈米片）電晶體

EUV 微影應用於許多關鍵層，曝光製程更加複雜

目標為較前一代電晶體密度約 1.7 倍、功耗效率提升 30～40%

台積電提供 N3E、N3P，三星提供 SF3 等多種 3nm 衍生版本

製造成本據稱每 1 片晶圓超過 $20,000，良率管理刻不容緩

常見問題

哪些晶圓廠在量產 3nm 製程？

台積電（台灣）於 2022 年全球首家開始量產 3nm（N3），三星（韓國）也以 SF3 跟進。截至 2026 年，蘋果、超微、輝達的最先進晶片皆以 3nm 系列製程製造。

3nm 導入 GAA，對哪些設備影響最大？

最重要的設備為奈米片堆疊用的磊晶成長設備（磊晶反應爐）、SiGe 選擇性蝕刻設備（矽蝕刻機）、閘極介電層的 ALD 設備，以及 EUV 掃描式曝光機。

相關用語

3奈米製程是什麼→EUV 曝光機是什麼→ALD 設備（原子層沉積設備）是什麼→FinFET（鰭式場效電晶體）是什麼→GAA（環繞式閘極）是什麼→電晶體是什麼→積體電路（IC）是什麼→FD-SOI（全空乏型SOI）是什麼→奈米片電晶體是什麼→高介電係數金屬閘極（HKMG）是什麼→多晶矽是什麼→BSPD（晶背供電網路）是什麼→邏輯製程是什麼→MOSFET（金氧半場效電晶體）是什麼→CMOS是什麼→2nm製程是什麼→

比較文章

延伸閱讀

製程的其他分類

2nm 製程是以台積電的 N2（預計 2025 年量產）、英特爾的 Intel 20A/18A、三星的 SF2 等為代表的次世代先進半導體製程。

5nm 製程是 2020 年前後開始量產的 FinFET 技術成熟世代，以台積電的 N5、三星的 EUV 5nm 為代表。

DRAM 製程是製造揮發性記憶體 DRAM（Dynamic Random Access Memory）的半導體製造技術。

GAA 製程（Gate-All-Around Process）是形成閘極電極完全包圍電晶體通道四周之結構（GAA：Gate-All-Around）的製程技術。

邏輯製程是製造 CPU、GPU、FPGA、SoC 等運算與控制元件之半導體製程技術的總稱，設計上以高速電晶體切換、低功耗、高積集度為最優先。

記憶體製程

記憶體製程是製造 DRAM、NAND Flash、NOR Flash 等記憶體元件之半導體製程技術的總稱。

Minimal Fab（迷你晶圓廠）

Minimal Fab（迷你晶圓廠）是使用直徑 0.5 英吋的迷你晶圓與局部潔淨化技術，不使用無塵室即可製造半導體、適合少量多樣的生產方式。

NAND Flash 製程是製造非揮發性記憶體 NAND Flash 的半導體技術。

所屬主題

製程節點・電晶體（主題）

查看設備廠商

在台灣設有據點的主要半導體設備廠商