5nm 製程是什麼

5nm 製程是 2020 年前後開始量產的 FinFET 技術成熟世代，以台積電的 N5、三星的 EUV 5nm 為代表。作為首次將 EUV 微影大規模正式投入量產的世代，成為半導體製造史上的轉折點，每片晶圓的電晶體密度較 7nm 提升約 1.7 倍。用於蘋果 M1、A14 Bionic 等主力處理器，作為智慧型手機與資料中心用 SoC 的核心世代長期供貨。

重點整理

將 EUV 微影正式導入量產的歷史性轉折世代

延續 FinFET 結構，同時進一步改善密度與功耗效率

獲蘋果 A14 Bionic、M1、超微 Zen 3 等主要 SoC 採用

台積電 N5 為全球首個 5nm 量產（2020 年），並以 N5P 提供改良版

台積電與三星 2 家為具備量產能力的廠商，彼此競爭

常見問題

5nm 與 3nm 製程有何不同？

最大的變化在於電晶體結構。到 5nm 為止都使用 FinFET，3nm 則由三星轉移至 GAA（奈米片），台積電也在 3nm 之後的 N2 世代採用 GAA。此外，3nm 使用 EUV 曝光的層數進一步增加。

5nm 製程的晶圓成本大約多少？

5nm 晶圓成本估計約 $10,000～$17,000（視晶圓代工廠與數量而定），較 7nm 的 $10,000 左右大幅上升。EUV 機台的高成本是主要原因。

相關用語

5奈米製程是什麼→EUV 曝光機是什麼→ALD 設備（原子層沉積設備）是什麼→FinFET（鰭式場效電晶體）是什麼→GAA（環繞式閘極）是什麼→電晶體是什麼→積體電路（IC）是什麼→FD-SOI（全空乏型SOI）是什麼→奈米片電晶體是什麼→高介電係數金屬閘極（HKMG）是什麼→多晶矽是什麼→BSPD（晶背供電網路）是什麼→邏輯製程是什麼→MOSFET（金氧半場效電晶體）是什麼→CMOS是什麼→2nm製程是什麼→

比較文章

延伸閱讀

製程的其他分類

2nm 製程是以台積電的 N2（預計 2025 年量產）、英特爾的 Intel 20A/18A、三星的 SF2 等為代表的次世代先進半導體製程。

3nm 製程是指依業界標準「製程節點」命名稱為 3nm 的先進半導體製造技術世代，實際電晶體閘極尺寸在 10nm 級，但在效能、密度、功耗效率方面較前一代（5nm）大幅改善。

DRAM 製程是製造揮發性記憶體 DRAM（Dynamic Random Access Memory）的半導體製造技術。

GAA 製程（Gate-All-Around Process）是形成閘極電極完全包圍電晶體通道四周之結構（GAA：Gate-All-Around）的製程技術。

邏輯製程是製造 CPU、GPU、FPGA、SoC 等運算與控制元件之半導體製程技術的總稱，設計上以高速電晶體切換、低功耗、高積集度為最優先。

記憶體製程

記憶體製程是製造 DRAM、NAND Flash、NOR Flash 等記憶體元件之半導體製程技術的總稱。

Minimal Fab（迷你晶圓廠）

Minimal Fab（迷你晶圓廠）是使用直徑 0.5 英吋的迷你晶圓與局部潔淨化技術，不使用無塵室即可製造半導體、適合少量多樣的生產方式。

NAND Flash 製程是製造非揮發性記憶體 NAND Flash 的半導體技術。

所屬主題

製程節點・電晶體（主題）

查看設備廠商

在台灣設有據點的主要半導體設備廠商