CFET與GAA最大的差異在於「已進入量產還是仍在研發階段」。GAA是由閘極從四面包覆水平奈米片的結構,TSMC N2、Samsung SF3、Intel 18A已在2nm~1.8nm世代開始或規劃量產,相較FinFET可縮小約15~20%的面積。CFET則是將nMOS與pMOS垂直堆疊,目標是比GAA再縮小20~40%的面積,但堆疊時的精密對準極為困難,目前IMEC、台積電、英特爾等仍以1nm以後為目標進行研發。
主要差異
| 比較項目 | GAA(奈米片FET) | CFET(Complementary FET) |
|---|---|---|
| 基本結構 | 閘極從四面包覆水平奈米片(薄板狀通道)的結構 | 將nMOS與pMOS的奈米片垂直堆疊的結構 |
| 與FinFET的關係 | FinFET的直系後繼者(TSMC N2、Samsung SF3、Intel 18A已開始量產) | GAA的進一步演進型(目前處於研發階段) |
| 面積微縮 | 相較FinFET:面積縮小約15~20%(TSMC N2相對N3比較) | 相較GAA:可望再縮小20~40%的面積 |
| 製造難度 | 高(奈米片釋放、選擇性蝕刻複雜) | 極高(需要nMOS、pMOS堆疊的精密對準) |
| 量產時程 | 2024~2025年(TSMC N2、Samsung SF2開始量產) | 預計2030年代以後(目前IMEC、台積電等正進行試作研究) |
| 功耗・效能 | 相較FinFET:同速度下功耗降低約25~30% | 相較GAA:目標進一步降低功耗並提升積集度 |
GAA電晶體(奈米片FET)的實用化現況
GAA是以閘極電極從四面包覆稱為奈米片的水平薄板矽(或SiGe)通道的結構,閘極控制能力比FinFET高,可抑制短通道效應。三星晶圓代工於2022年在全球率先量產3nm GAA(SF3E),台積電預定於2025年以N2節點量產。Intel 18A則採用Ribbon FET(GAA的變形)。FinFET與GAA的詳細比較請參閱FinFET與GAA電晶體的差異。
CFET追求的極致積集化
CFET是將GAA的奈米片針對nMOS與pMOS垂直堆疊的結構。過去nMOS與pMOS是在水平方向並排,CFET則透過垂直堆疊大幅縮小標準單元面積。IMEC已發表概念驗證,台積電、三星、英特爾也將其作為1nm以後的結構進行研究。製程的複雜性(堆疊的精密對準、高選擇比蝕刻、熱處理限制)是最大課題,量產化需要以現行GAA為基礎累積技術經驗。製程節點的整體內容也請參閱FinFET與FD-SOI的差異(製程架構比較)、3nm製程與5nm製程的差異的比較文章。