EMIBとCoWoSの違い（2.5D先進パッケージング比較）
EMIB（Intel）とCoWoS（TSMC）は、複数ダイを高密度に横方向接続する2.5D先進パッケージングの代表方式です。CoWoSはダイ群を大きなシリコンインターポーザ上に載せ、EMIBは基板に埋め込んだ小さなシリコンブリッジで必要箇所だけを接続します。コストと面積制約のアプローチが対照的です。
結論
EMIBとCoWoSの最大の違いは「シリコンをどこまで使うか」です。CoWoS（TSMC）は全ダイを大型のシリコンインターポーザ上に載せるため、インターポーザの最大サイズがレチクル制約を受け、大面積化に伴う歩留まり・コスト負担も大きくなります。EMIB（Intel）は基板に埋め込んだ小さなシリコンブリッジで必要箇所だけを接続する方式で、巨大なインターポーザが不要なため面積を拡張しやすく、コスト構造でも相対的に有利とされます。
主な違い
| 観点 | EMIB（Intel） | CoWoS（TSMC） |
|---|---|---|
| 接続構造 | 基板に埋め込んだ小型シリコンブリッジで局所接続 | 全ダイを大型シリコンインターポーザ上に搭載 |
| 面積制約 | 巨大インターポーザ不要で面積拡張しやすい | インターポーザの最大サイズ（レチクル制約）に依存 |
| コスト構造 | 必要箇所のみブリッジで相対的に有利とされる | 大面積インターポーザで歩留まり・コスト負担大 |
| HBM接続 | HBMとロジック間をブリッジで広帯域接続 | インターポーザ上でHBM-ロジックを広帯域接続 |
| 製造難易度 | 基板へのブリッジ埋め込み精度・平坦性が課題 | 大判インターポーザのTSV・薄化・反り制御が課題 |
| 提供主体・採用 | Intel Foundry（Sapphire Rapids、Ponte Vecchio等） | TSMC（NVIDIA・AMDのAI GPU、各種HPC） |
CoWoSの考え方（インターポーザ方式）
CoWoS（Chip-on-Wafer-on-Substrate）は、ロジックダイとHBMを大きなシリコンインターポーザ上に並べ、インターポーザ内の微細配線とTSVで接続してから基板に載せます。実績豊富でAI GPUの標準ですが、面積が大きくなるほどインターポーザの歩留まりとコストが課題になり、レチクルサイズの制約も受けます。
EMIBの考え方（局所ブリッジ方式）
EMIBは、ダイ同士が接する境界にだけマイクロバンプ接続の小さなシリコンブリッジを基板へ埋め込みます。巨大インターポーザを使わないため面積を拡張しやすく、必要な箇所だけ高密度配線にできるためコスト・製造性で利点があるとされます。一方で基板への埋め込み精度が技術的ハードルです。
3D技術との組み合わせ
両者とも3D積層技術と組み合わさります。IntelはEMIB＋Foverosの『Co-EMIB』、TSMCはCoWoS＋SoICで、2.5Dの横接続と3Dの縦積層を融合します。AI・HPC向けの大規模チップレット統合では、これらの複合パッケージが性能を引き出す鍵になります。
よくある質問
EMIBとCoWoSはどちらが低コストですか？
どちらもHBMを接続できますか？
EMIBとCoWoSは3D技術ですか？
あわせて読む
出典・参考資料
- Intel「Quality & Reliability Vol. 6: Intel Advanced Packaging Technology Ensures High Quality & Reliability」（2026/10/10 確認）
- TSMC「TSMC 3DFabric」（2026/10/10 確認）
- TSMC「Advanced Packaging Services」（2026/10/10 確認）