ロジックプロセスとメモリプロセスの違い
ロジックプロセスはCPU・GPU・SoCなど演算・制御回路を製造するプロセスで、トランジスタ性能と集積度の最大化が目標です。メモリプロセスはDRAMやNAND Flashなどデータ記憶素子を大量に製造するプロセスで、ビット当たりのコスト最小化と信頼性が最優先されます。同じ「先端ノード」でも最適化の方向性が根本的に異なります。
結論
ロジックプロセスとメモリプロセスの最大の違いは「最適化の軸」です。ロジックはCPU・GPU・SoC向けにトランジスタ性能と動作速度を最大化する設計で、先端ノードでは1,000〜2,000工程以上を要し多層でEUVを使います。メモリはDRAM・NANDのビット当たりコスト最小化とセル集積度・歩留まりが最優先で、DRAMは800〜1,000工程、NANDは積層数で容量を稼ぐためEUVを必要としないことが多くなります。
主な違い
| 観点 | ロジックプロセス | メモリプロセス |
|---|---|---|
| 主な製品 | CPU・GPU・SoC・FPGA・ASICなど | DRAM・NAND Flash・NOR Flashなど |
| 最適化の軸 | トランジスタ性能・動作速度・消費電力 | ビット当たりコスト・セル集積度・歩留まり |
| 工程数 | 先端ロジックで1,000〜2,000工程以上 | DRAMで800〜1,000工程、NANDは層数依存 |
| EUV露光の活用 | 7nm以降で多数の層にEUVを使用 | DRAM：EUV導入が進む、NAND：EUV不要が多い |
| トランジスタ構造 | FinFET・GAA（先端ノード） | DRAM：プレーナー/FinFET、NAND：Charge Trap型 |
| 製造担当 | TSMC・Samsung・Intel（ファウンドリ中心） | Samsung・SK Hynix・Micron（IDMが主体） |
| 設計・プロセスの自由度 | 多様なIP・設計ルールが必要（カスタム性高） | 繰り返しセル構造で量産最適化が中心 |
使用する装置の違い
ロジックプロセスはEUV露光装置・高度なALD/ALE装置・多層金属配線向けCMP装置など幅広い先端装置を組み合わせます。メモリではDRAMが深いトレンチキャパシタや高アスペクト比エッチングを得意とする装置を多用し、3D NAND（垂直型NAND）は100層超の積層に対応した超高アスペクト比エッチング装置やCVD/ALD装置が中核になります。同じカテゴリの装置でも、ロジックとメモリでは仕様・最適化パラメータが大きく異なります。
ビジネスモデルの違い
ロジックは受託製造（ファウンドリ）が主流で、TSMC・Samsung Foundry・Intel Foundryが競合します。メモリはSamsung・SK Hynix・Micronなどが設計・製造・販売を一体で行うIDM（Integrated Device Manufacturer）モデルが主体です。メモリ市場は市況（サイクル）の影響を大きく受け、設備投資のタイミングが収益に直結します。
よくある質問
ロジックとメモリでどちらが先端ノードを使いますか？
NANDフラッシュはなぜEUVを使わないのですか？
メモリとロジックを同じウェハに混載できますか？
あわせて読む
出典・参考資料
- 東芝デバイス＆ストレージ「1-1. ロジックICとは？」（2026/10/10 確認）
- SCREENセミコンダクターソリューションズ「初心者のための半導体入門：ロジック」（2026/10/10 確認）
- SCREENセミコンダクターソリューションズ「初心者のための半導体入門：メモリ」（2026/10/10 確認）