フォークシートトランジスタ（Forksheet Transistor）とは、GAA（Gate-All-Around）ナノシートトランジスタとCFET（Complementary FET）の中間に位置する次世代トランジスタ構造です。NFETとPFETの間に誘電体壁（ダイエレクトリックウォール）を挟んで両トランジスタを一体化し、ナノシートFETの配置面積を削減しながら、CFETほどの工程複雑化なく高密度化を実現します。imec（ベルギーの半導体研究機関）が2019年頃に提案・実証しました。
従来のGAAナノシートFETでは、NFETセルとPFETセルを水平方向に並べて配置し、その間に一定のスペーシング（分離領域）が必要でした。フォークシートはこの分離領域を誘電体ウォールで置き換えることで、NFETとPFETを極めて近接して配置でき、スタンダードセルの幅（セルピッチ）を縮小します。設計上はフォーク（叉）のように二股に分岐したゲート形状が名称の由来です。
フォークシートとCFETの違いは、NFETとPFETが「横に並ぶが非常に近接する（フォークシート）」か「垂直に積層される（CFET）」かです。フォークシートはCFETより製造難度が低いとされており、CFETへの橋渡し技術として位置づけられます。1nmノード前後での導入が議論されており、imecのロードマップではナノシート→フォークシート→CFETという段階的移行が描かれています。
製造上の課題は誘電体ウォールの精密形成です。幅数nm〜10nm程度の薄い誘電体を、NFETとPFETのナノシート積層体の間に選択的に埋め込む工程には、高アスペクト比の原子層堆積（ALD）と精密エッチングが必要です。ウォールの欠陥がリーク電流に直結するため、材料（窒化シリコン、酸化ハフニウム等）の選択と成膜品質の管理が重要です。
フォークシートトランジスタの実現には、ALDや選択成膜技術の精度向上が必須であり、Applied Materials・ASM International・Lam Researchなどの装置メーカーが開発を牽引しています。トランジスタ構造の3次元化トレンドはナノシート→フォークシート→CFETと続き、半導体製造装置の高機能化・高精度化への要求を一段と引き上げる原動力となっています。