High-kゲート誘電体（High-k Gate Dielectric）は、従来のシリコン酸化膜（SiO₂、比誘電率k≈3.9）に代わり、より高い誘電率（k>10）を持つ材料をゲート絶縁膜として使用する技術です。代表的な材料は二酸化ハフニウム（HfO₂、k≈20〜25）で、2007年のIntel 45nmノードからメタルゲートと組み合わせた「HKMG（High-k Metal Gate）」として実用化されました。
High-k誘電体の導入意義は、物理膜厚を増やしながらSiO₂換算膜厚（EOT：Equivalent Oxide Thickness）を薄くできる点にあります。SiO₂ゲート酸化膜を1nm以下に薄くするとトンネル電流（ゲートリーク）が急増し、消費電力が増大・信頼性が低下します。HfO₂等のHigh-k材料は物理的に厚い膜（2〜5nm）でも等価的に薄いSiO₂と同等の静電容量を実現し、リーク電流を数桁抑制します。
製造方法はほぼ例外なくALD（原子層堆積）が使われます。HfO₂前駆体（TDMAH、HfCl₄など）と酸化剤（H₂O、O₃）を交互に供給するサイクルで、膜厚制御精度はÅ（0.1nm）単位です。Si/SiO₂界面への不純物拡散を防ぐため、通常は直前に極薄のSiON界面層（~1nm）を熱酸化で形成します。
メタルゲート（Metal Gate）との組み合わせも重要で、ポリシリコンゲートでは生じるフェルミレベルピニング問題を解決し、CMOSのNMOS・PMOSの閾値電圧を独立に制御するために、TiN・TaN・TiAlCなど複数のメタル層をALDで積層する「ゲートスタック」設計が採用されます。
High-k誘電体は3nm以降のロジック（GAA構造）でも引き続き採用されるほか、3D NANDのONO（Oxide-Nitride-Oxide）電荷蓄積層の代替や、DRAMのキャパシタ絶縁膜（ZrO₂/Al₂O₃/ZrO₂構造）にも適用が拡大しています。主要材料サプライヤーはMerck（旧EMD材料）、Entegris、UP Chemicalなど、ALD前駆体の専業メーカーです。
