GLOSSARY

スキャンテストとは

Scan Test
最終更新:2026-09-01半導体テスト装置

スキャンテストとは?

スキャンテストとは、テスト容易化設計(DFT)の代表的手法で、チップ内部のフリップフロップを数珠つなぎにしてスキャンチェーンを構成し、内部状態を外部から自由に設定・観測できるようにする技術です。本来は外部から見えない内部論理の故障を効率よく検出でき、量産テストの網羅率とコストを大きく改善します。

定義・解説

スキャンテスト(Scan Test)は、テスト容易化設計(DFT)の代表的手法で、チップ内部のフリップフロップを数珠つなぎにしてスキャンチェーンを構成し、内部の状態を外部から自由に設定(制御)・読み出し(観測)できるようにする技術です。これにより、本来は外部から見えない内部論理の故障を効率よく検出できます。

動作は、テストモードでスキャンチェーンにテストパターンを直列に流し込み(スキャンイン)、1クロックで通常動作(キャプチャ)させて結果を取り込み、再び直列に読み出して(スキャンアウト)期待値と比較します。テストパターンはATPG(自動テストパターン生成)ツールが自動生成します。

故障モデルには、信号が0や1に固定される縮退故障(stuck-at)や、遷移の遅れを見る遷移故障などがあり、これらに対する故障検出率(テストカバレッジ)で品質を測ります。DFTやBIST(自己テスト)と組み合わせ、テスト品質と効率を高めます。

生成されたパターンは、ATE(自動テスト装置)でウェハやパッケージ製品に印加され、良品・不良品を判定します。スキャンチェーンの挿入は回路面積・配線の増加というオーバーヘッドを伴いますが、テスト性向上の効果が上回ります。dftやate、kgdの項とあわせて、テスト工程の体系が理解できます。

この用語を扱う職種

後工程(実装・テスト)テストエンジニア(半導体後工程)

よくある質問(FAQ)

スキャンテストはなぜ必要なのですか?
チップ内部の論理は外部端子から直接観測できず、通常動作のテストパターンだけでは内部の故障を十分に検出できないからです。スキャンチェーンで内部のフリップフロップを直接読み書きできるようにすることで、故障検出率を大幅に高められます。
スキャンテストのデメリットは何ですか?
各フリップフロップをスキャン対応にするため面積が数%増え、動作速度もわずかに低下することです。またスキャンチェーンを通じて内部状態が読み出せるため、セキュリティ上の配慮が必要になる場合もあります。
スキャンテストとBISTはどう使い分けますか?
スキャンテストは外部のテスタからパターンを与えるため任意の故障モデルに柔軟に対応でき、ランダム論理の検証に向きます。BISTはチップ自身がパターンを生成するため外部テスタの負担が小さく、規則的な構造を持つメモリ(MBIST)の検査に適します。実際には併用されます。

デバイスの製造メーカー

Synopsys米国

世界最大のEDA(電子設計自動化)ソフトウェア企業。論理合成・配置配線・物理検証・TCAD・IPライセンスを提…

企業詳細を見る →
アドバンテスト日本

半導体テスト装置(ATE)市場で世界シェア50%超のリーダー。SoC、メモリ、パワー半導体の包括的テストソリュ…

企業詳細を見る →
Teradyne(テラダイン)米国

ATE(自動テスト装置)の世界大手。SoC・メモリ・車載・産業向けに幅広いテストプラットフォームを展開し、アド…

企業詳細を見る →

関連カテゴリ

半導体テスト装置

関連用語

テスト容易化設計とは →ATE(自動テスト)とは →KGD(良品ダイ)とは →バーンインとは →論理合成とは →ATPG(自動テストパターン生成)とは →縮退故障モデルとは →故障カバレッジとは →バウンダリスキャン(JTAG)とは →
← 用語集に戻る