GLOSSARY

故障カバレッジとは

Fault Coverage
最終更新:2026-09-01半導体テスト装置最終テスト装置

故障カバレッジとは?

故障カバレッジとは、想定した故障モデルのうちテストパターンで検出できる割合を示す指標です。縮退故障カバレッジ99%といった形で表しますが、あくまで「想定モデルの範囲内」の数字であり、タイミング不良やリーク不良は別モデルで補う必要があります。カバレッジは市場流出量(DPPM)に直結し、車載用途では最後の0.1%を詰める投資が正当化されます。

定義・解説

故障カバレッジ(テストカバレッジ)とは、想定した故障モデルのうち、そのテストパターンで検出できる割合を示す指標です。たとえば縮退故障カバレッジ99%とは、回路中に定義しうる縮退故障のうち99%を検出できることを意味します。テスト品質を定量化する最も基本的な数値です。

重要なのは、カバレッジが「想定した故障モデルの範囲内での話」だという点です。縮退故障カバレッジが100%でも、タイミング起因の不良や微小なリーク不良は検出できません。そのため実務では、縮退故障・遷移故障・ブリッジ故障といった複数のモデルに対してそれぞれカバレッジを確保し、さらにIDDQテストやSLT(システムレベルテスト)を組み合わせて漏れを塞ぎます。

カバレッジの数字は出荷品質に直結します。検出できなかった不良は「テストエスケープ」として市場に流出し、DPPM(100万個あたりの不良数)として現れます。おおまかには、カバレッジを99%から99.9%へ上げれば流出は1桁下がるという関係にあり、車載のように極めて低いDPPMが要求される用途ではカバレッジの最後の0.1%を詰める投資が正当化されます。

カバレッジを上げるにはコストがかかります。パターン数が増えてテスト時間が延び、DFT回路の追加でチップ面積と消費電力が増えます。テスト不能な故障(回路構造上、外部から制御も観測もできない箇所)を減らすには設計そのものの見直しが必要です。どこまで詰めるかは、製品の要求品質とテストコストのバランスで決まります。

設計段階ではEDAツールがカバレッジを算出し、目標に達しない場合はDFT構造の追加やテストポイント挿入といった対策を打ちます。カバレッジは設計品質のレビュー項目でもあり、目標値の未達はテープアウトを止める判断材料になります。

よくある質問(FAQ)

カバレッジ99%なら安心ですか?
その故障モデルの範囲内での話です。縮退故障カバレッジが100%でも、タイミング起因の不良や微小リーク不良は検出できません。実務では遷移故障・ブリッジ故障など複数モデルでカバレッジを確保し、IDDQテストやSLTを組み合わせて漏れを塞ぎます。
カバレッジとDPPMの関係は?
検出できなかった不良がテストエスケープとして流出し、DPPMになります。おおまかにはカバレッジを99%から99.9%へ上げれば流出は1桁下がる関係にあり、車載のように極めて低いDPPMが要る用途では最後の0.1%を詰める投資が正当化されます。

設備の製造メーカー

Synopsys米国

世界最大のEDA(電子設計自動化)ソフトウェア企業。論理合成・配置配線・物理検証・TCAD・IPライセンスを提…

企業詳細を見る →
Cadence Design Systems米国

EDAとIPの世界2大メーカーの一つ。アナログ・カスタム・デジタルIC設計、PCB・システム解析、AI駆動のJ…

企業詳細を見る →
Siemens EDA(旧Mentor Graphics)米国

シーメンスのEDA部門(旧Mentor Graphics)。PCBレイアウト・IC物理設計・機能検証・DFM(…

企業詳細を見る →
アドバンテスト日本

半導体テスト装置(ATE)市場で世界シェア50%超のリーダー。SoC、メモリ、パワー半導体の包括的テストソリュ…

企業詳細を見る →

関連カテゴリ

半導体テスト装置
最終テスト装置

関連用語

ATPG(自動テストパターン生成)とは →縮退故障モデルとは →スキャンテストとは →テスト容易化設計とは →DPPM(テストエスケープ)とは →BIST(自己テスト機能)とは →システムレベルテストとは →

同じトピックの用語

テスト装置 のトピックで関連する用語です。

半導体テストとは →ATE(自動テスト)とは →ウェハプローバーとは →テストハンドラーとは →KGD(良品ダイ)とは →バーンインとは →プローブカードとは →ウェハテスト(プロービング工程)とは →

同じトピックの企業

Teradyne(テラダイン)米国Cohu米国東京精密(Accretech)日本FormFactor米国TechnoprobeIT日本マイクロニクス日本

比較・違いを学ぶ

ウェハテストと最終テストの違い(半導体テスト工程比較)
ウェハテスト(Wafer Test / CP:Circuit Probe)はウェハ状態のままプローバーで各ダイの電気特性を測定し、不良ダイを封止前に弾く工程です
ATPGとBISTの違い(テストパターンをどこで作るか)
どちらもDFT(テスト容易化設計)の枠組みに属する技術ですが、テストの実行主体が外にあるか内にあるかという点で対照的です。実際のSoCでは両者を組み合わせ、メモ
HTOLとバーンインの違い
どちらも高温で電圧をかけて動作させる試験のため混同されがちですが、位置づけはまったく違います。片方は製品の選別工程であり、もう片方は設計・プロセスの信頼性を認定
← 用語集に戻る