GLOSSARY

縮退故障モデルとは

Stuck-At Fault Model
最終更新:2026-09-01半導体テスト装置最終テスト装置

縮退故障モデルとは?

縮退故障モデルとは、信号線が入力によらず論理0または1に固定されるという単純化した故障の想定です。物理欠陥を論理レベルへ抽象化することで故障リストを列挙可能にし、大規模回路でもATPGが現実的な時間で解けるようにします。時間の概念を持たないためタイミング不良は表現できず、遷移故障やブリッジ故障モデルで補完されます。

定義・解説

縮退故障モデル(スタックアットフォルト)とは、回路中のある信号線が入力に関係なく論理0または論理1に固定されてしまう、という単純化した故障の想定です。実際の物理的欠陥は配線の断線・短絡・トランジスタの特性劣化など多様ですが、それらを「線が0または1に張り付く」という論理レベルの記述に抽象化することで、テストパターン生成を計算可能な問題に落とし込みます。

このモデルが長く使われてきたのは、抽象度と実用性のバランスが良いためです。故障の種類が信号線1本につき2つ(0縮退・1縮退)に限られるため、大規模回路でも故障リストを列挙でき、ATPGツールが現実的な時間でパターンを探索できます。しかも、縮退故障を検出できるパターンは実際の物理欠陥の多くを副次的に捕まえるという経験則があります。

一方で限界も明確です。縮退故障モデルは時間の概念を持たないため、「動くけれど規定の周波数では間に合わない」というタイミング不良を表現できません。また、2本の配線が短絡して互いに影響し合うブリッジ故障や、リーク電流の増大といった不良も、このモデルの外にあります。

そこで補完的な故障モデルが併用されます。遷移故障モデルは信号の立ち上がり・立ち下がりが遅れる不良を想定し、実速度(At-Speed)テストで検出します。パスディレイ故障モデルはクリティカルパス全体の遅延を対象にします。ブリッジ故障モデルは配線間の短絡を、IDDQテストは静止時電流の異常を捉えます。

微細化が進むにつれ、縮退故障だけでは市場品質を保証できなくなり、遷移故障を含めたマルチモデルのカバレッジ確保が標準になりました。とはいえ縮退故障は今もテスト品質を語る際の共通言語であり、カバレッジといえばまずこのモデルでの数字が示されます。

よくある質問(FAQ)

なぜ実際の欠陥ではなく単純化したモデルを使うのですか?
計算可能にするためです。信号線1本につき0縮退・1縮退の2つに限れば大規模回路でも故障を列挙でき、ATPGが現実的な時間で解けます。しかも縮退故障を検出するパターンは、実際の物理欠陥の多くを副次的に捕まえるという経験則があります。
縮退故障モデルの限界は何ですか?
時間の概念を持たないことです。「動くけれど規定周波数では間に合わない」というタイミング不良を表現できません。配線間短絡のブリッジ故障やリーク増大も範囲外で、遷移故障・パスディレイ故障・IDDQテストで補完します。

設備の製造メーカー

Synopsys米国

世界最大のEDA(電子設計自動化)ソフトウェア企業。論理合成・配置配線・物理検証・TCAD・IPライセンスを提…

企業詳細を見る →
Cadence Design Systems米国

EDAとIPの世界2大メーカーの一つ。アナログ・カスタム・デジタルIC設計、PCB・システム解析、AI駆動のJ…

企業詳細を見る →
Siemens EDA(旧Mentor Graphics)米国

シーメンスのEDA部門(旧Mentor Graphics)。PCBレイアウト・IC物理設計・機能検証・DFM(…

企業詳細を見る →

関連カテゴリ

半導体テスト装置
最終テスト装置

関連用語

故障カバレッジとは →ATPG(自動テストパターン生成)とは →スキャンテストとは →テスト容易化設計とは →BIST(自己テスト機能)とは →故障解析(FA)とは →

同じトピックの用語

テスト装置 のトピックで関連する用語です。

半導体テストとは →ATE(自動テスト)とは →ウェハプローバーとは →テストハンドラーとは →KGD(良品ダイ)とは →バーンインとは →システムレベルテストとは →プローブカードとは →

同じトピックの企業

アドバンテスト日本Teradyne(テラダイン)米国Cohu米国東京精密(Accretech)日本FormFactor米国TechnoprobeIT

比較・違いを学ぶ

ウェハテストと最終テストの違い(半導体テスト工程比較)
ウェハテスト(Wafer Test / CP:Circuit Probe)はウェハ状態のままプローバーで各ダイの電気特性を測定し、不良ダイを封止前に弾く工程です
ATPGとBISTの違い(テストパターンをどこで作るか)
どちらもDFT(テスト容易化設計)の枠組みに属する技術ですが、テストの実行主体が外にあるか内にあるかという点で対照的です。実際のSoCでは両者を組み合わせ、メモ
HTOLとバーンインの違い
どちらも高温で電圧をかけて動作させる試験のため混同されがちですが、位置づけはまったく違います。片方は製品の選別工程であり、もう片方は設計・プロセスの信頼性を認定
← 用語集に戻る