バウンダリスキャンとは、チップの各入出力ピンの内側にシフトレジスタ（バウンダリスキャンセル）を配置し、それを数珠つなぎにして外部から順に読み書きできるようにしたテスト構造です。IEEE 1149.1として標準化され、規格化を進めた団体名からJTAGとも呼ばれます。
最大の用途は基板実装後の接続検査です。チップをプリント基板に実装したあと、隣接するはんだ接続がブリッジしていないか、未接続（オープン）になっていないかを、物理的なテストピンを当てずに確認できます。BGAのように端子が基板の裏側に隠れるパッケージでは、外から針を当てて調べることが原理的にできないため、この仕組みが事実上唯一の検査手段になります。
インターフェースはTAP（Test Access Port）と呼ばれる4〜5本の信号線（TCK・TMS・TDI・TDO・任意でTRST）だけで構成されます。この少ないピン数で、命令レジスタを介して動作モードを切り替え、バウンダリスキャンチェーンや内部のスキャンチェーンへアクセスします。ピン数が極めて少ないことが、この規格が広く普及した理由の一つです。
接続検査以外にも用途は広がっています。TAPは内部スキャンテストやBISTの起動、デバッグ、FPGAやフラッシュメモリの書き込み（インシステムプログラミング）の入口としても使われ、量産時のテストと現場でのデバッグの双方で標準的なアクセス手段になっています。3D積層やチップレットでは、ダイ間の接続検査にも応用されます。
留意点は、バウンダリスキャンが検査するのは主に「つながっているか」であり、チップ内部の論理が正しく動くかは内部スキャンテストやATPGパターンの担当だということです。両者は目的が異なる補完関係にあり、TAPという共通の入口を共有しているに過ぎません。