短チャネル効果（SCE：Short Channel Effect）は、MOSFETのチャネル長（ゲート長）を微細化していくと顕在化する、トランジスタ特性の劣化現象の総称です。チャネルが短くなると、本来ゲート電圧で制御すべきチャネルの電位に、ソース・ドレインの電界が強く影響するようになり、ゲートによる静電制御が効きにくくなります。これにより、しきい値電圧の低下やオフ電流の増大が生じます。
代表的なSCEには、チャネル長が短くなるほどVthが下がるVthロールオフ、ドレイン電圧の上昇でVthが低下するDIBL（Drain Induced Barrier Lowering：ドレイン誘起障壁低下）、ゲートで止めきれない漏れ電流（サブスレッショルドリーク）、パンチスルーなどがあります。いずれもトランジスタを完全にオフにできなくなり、待機電力の増大と動作不安定を招きます。
SCEを抑える基本は、ゲートがチャネルを静電的に強く支配する構造を作ることです。プレーナ型では限界に達したため、チャネルを3方向から囲むFinFET、全周を囲むGAA（ゲートオールアラウンド）／ナノシートへと立体化が進みました。これらは「ゲート制御性」を高めることでSCEを抑制し、さらなる微細化を可能にしています。
材料・プロセス面でも、High-k絶縁膜による実効酸化膜厚（EOT）の低減、ハロー注入・極浅接合（ドーパント活性化）、SOI基板の採用などがSCE対策として使われます。短チャネル効果の制御は、ムーアの法則を継続させるうえでトランジスタ構造進化の駆動力となってきた根源的な課題です。
