トレンチMOSFETとは、ゲートを基板表面に平らに置くのではなく、垂直に掘った溝（トレンチ）の内壁に形成したパワーMOSFETです。チャネルが基板に対して縦方向に立つため、同じ面積により多くのセルを詰め込めます。
従来のプレーナ型では、隣り合うボディ領域に挟まれた狭い経路を電流が通るため、そこで抵抗が増える「JFET抵抗」が発生していました。トレンチ構造ではこの経路がなくなり、チャネル密度の向上と合わせてオン抵抗を大幅に下げられます。低耐圧のパワーMOSFETでトレンチ型が主流になったのはこのためです。
課題はゲート・ドレイン間容量（Cgd、帰還容量）が増えやすいことです。トレンチ底部がドレイン側と向き合うため容量が付き、スイッチング速度とゲート駆動損失に効きます。対策として、トレンチ底部を厚い酸化膜にする構造や、ゲートの下にシールド電極を置くシールドゲート構造が使われます。
SiCでもトレンチ構造は採用されていますが、SiCは絶縁破壊電界が高いぶんトレンチ底部のゲート酸化膜に強い電界がかかり、長期信頼性の確保が難しくなります。そのため底部の電界を緩和する保護領域を設けるなど、Si以上に構造の作り込みが要求されます。