最終更新 2026-10-19

ハイブリッドボンディングとは

Hybrid Bonding

ハイブリッドボンディングとは、銅(Cu)の金属パッドと酸化シリコン(SiO₂)の誘電体を同時に直接接合し、はんだバンプを使わずにチップを積層する技術です。バンプが不要なため電極ピッチを1μm以下まで微細化でき、高密度・低遅延・低消費電力の3次元積層を実現します。HBMの多段積層やTSMC SoIC、Intel Foveros Directで採用が進んでいます。

目次9項目
  1. 定義・解説
  2. 図解
  3. 紛らわしい言葉の切り分け
  4. よくある質問
  5. 設備の製造メーカー
  6. 関連する製品
  7. 関連用語
  8. 比較・違いを学ぶ
  9. 出典・参考資料

定義・解説

ハイブリッドボンディングはバンプ不要でCu電極を直接接合する先端パッケージング技術。接続ピッチ1〜10μmとフリップチップの1/10以下の高密度を実現。HBM積層・TSMC SoIC・Sony CMOSイメージセンサーに採用。EV Group・SUSS MicroTecが主要装置メーカー。Cu-Cu接合の仕組みとフリップチップとの違いをわかりやすく解説。

ハイブリッドボンディング(Hybrid Bonding)とは、半導体チップやウェーハを接合する際に、銅(Cu)の金属パッドと酸化シリコン(SiO₂)誘電体を同時に直接接合する技術であり、バンプ(はんだ突起)を使用しない超微細ピッチの三次元積層を実現する先進パッケージング技術である。バンプレス接合により電極ピッチを1μm以下まで微細化でき、高密度・低遅延・低消費電力の垂直積層を可能にする。

ハイブリッドボンディングのプロセスは、①表面活性化(プラズマ処理またはSAB:Surface Activated Bonding)、②室温での仮接合(dielectric bonding)、③アニール(150〜400℃)によるCuパッドの熱膨張差を利用した金属接合の完成、というステップで構成される。接合界面の平坦性はサブナノメートルレベルが要求され、CMP精度と洗浄工程の品質が直接接合の歩留まりを左右する。

ハイブリッドボンディングはHBM(High Bandwidth Memory)の次世代スタッキング技術として注目を集めている。現行HBMはマイクロバンプ接合(ピッチ55μm程度)を使用しているが、HBM4世代以降はハイブリッドボンディングによる9μmピッチ以下の接合への移行が検討されている。TSMCのSoIC(System on Integrated Chips)やSamsungのX-Cubeはハイブリッドボンディングを活用した3D積層製品である。

ウェーハ対ウェーハ(W2W)、ダイ対ウェーハ(D2W)、ダイ対ダイ(D2D)の各ボンディング形式があり、製品の特性に応じて使い分けられる。W2Wは高スループットだがダイサイズの一致が必要で歩留まり最適化が困難。D2Wは既知良品ダイ(KGD)のみを選別して接合できるため実用的だが、アライメント精度と生産性のバランスが課題となる。

EV Group(EVG)やACSESSなどのウェーハボンディング装置メーカー、ASMPTなどのダイボンディング装置メーカーがハイブリッドボンディング対応の製品を展開している。接合後の検査(ボンディング界面の評価)には超音波顕微鏡やX線CTが使用される。2025〜2030年にかけてAIチップとメモリの3D統合に向けた主要技術として急速に普及が進んでいる。

図解

ハイブリッドボンディングとはんだバンプ接続の比較
HBMの多段積層・TSMC SoIC・Intel Foveros Directで採用が進む。

紛らわしい言葉の切り分け

ハイブリッドボンディングとフリップチップ。違いはバンプを使うかどうかです。ハイブリッドボンディングは銅の電極どうしを直接接合するためバンプが要らず、接続ピッチを桁違いに細かくできます。フリップチップははんだバンプで接合する成熟した方法です。 比較記事 →

関連するデータ・ツール

データHBM世代別スペック一覧表(HBM2E〜HBM4)データ半導体の主要学会・展示会一覧図解パッケージ構造の断面比較図(ワイヤボンド〜3D積層)

この用語を扱う職種

設計・デバイス開発イメージセンサー開発エンジニア事業・サプライチェーン半導体の知財(特許)エンジニア

よくある質問(FAQ)

ハイブリッドボンディングとフリップチップの違いは何ですか?
フリップチップは直径数十μmのはんだバンプを介して接合するのに対し、ハイブリッドボンディングはCu電極同士を直接接合しバンプを使いません。このため接続ピッチが50〜150μmから1〜10μmへと1桁以上微細化でき、接続密度は100倍以上になります。
ハイブリッドボンディングにはなぜCMPが重要なのですか?
Cu電極とSiO₂を同一平面で同時に接合するため、表面が原子レベルで平坦かつCu電極のディッシング量が精密に制御された状態を作る必要があるからです。この極めて厳しい平坦性要求をCMPが担っており、CMPの精度が接合歩留まりを直接左右します。
ハイブリッドボンディングはどの製品で使われていますか?
TSMCのSoIC(AMDの3D V-Cacheなど)、IntelのFoveros Direct、ソニーの積層型CMOSイメージセンサー、そしてHBM4以降の多段積層で採用・計画されています。接続密度と電力効率が性能を決めるAI向けチップで急速に普及しています。

設備の製造メーカー

この用語に関連する製品

型番は各社の公式製品ページで確認したものです。出典のリンクは各製品ページに載せています。

9800 TC nextBesi・HBM(高帯域幅メモリ)
Kinex™ Die-to-Wafer Hybrid Bonding SystemApplied Materials・ハイブリッドボンディング装置
Eagle G5Camtek・ウェハ検査装置
XBS300 W2WSuss MicroTec・ウェハレベルパッケージング
GEMINI® FB XTEV Group・ウェハレベルパッケージング
Synapse™ Si東京エレクトロン(TEL)・CMOSイメージセンサー製造装置
irArcher® 007KLA・ハイブリッドボンディング装置
VIANCA シリーズレーザーテック・TSV形成装置
LITHOBOLT® G2ASMPT・ハイブリッドボンディング装置
Datacon 8800 CHAMEO ultra plus ACBesi・チップレット実装装置
SEMVision™ G7AP Defect AnalysisApplied Materials・レビューSEM
HawkCamtek・パッケージ外観・バンプ検査装置

ほか 6 製品は製品一覧から探せます。

関連する装置カテゴリ

同じトピックの用語

先端パッケージング・CMOSイメージセンサー製造 のトピックで関連する用語です。

同じトピックの企業

Besiオランダソニーセミコンダクタソリューションズ(Sony)日本Kulicke & Soffa米国Applied Materials米国東京エレクトロン(TEL)日本Suss MicroTecドイツ

比較・違いを学ぶ

出典・参考資料

  1. TSMC「TSMC-SoIC」(2026/10/07 確認)
  2. Applied Materials「Kinex™ Die-to-Wafer Hybrid Bonding System 製品ページ」(2026/10/07 確認)
  3. Camtek「Eagle G5 製品ページ」(2026/10/07 確認)
  4. Suss MicroTec「XBS300 W2W 製品ページ」(2026/10/07 確認)