GLOSSARY

ハイブリッドボンディングとは

Hybrid Bonding
最終更新:2026-08-02ハイブリッドボンディング装置

ハイブリッドボンディングとは?

ハイブリッドボンディングとは、銅(Cu)の金属パッドと酸化シリコン(SiO₂)の誘電体を同時に直接接合し、はんだバンプを使わずにチップを積層する技術です。バンプが不要なため電極ピッチを1μm以下まで微細化でき、高密度・低遅延・低消費電力の3次元積層を実現します。HBMの多段積層やTSMC SoIC、Intel Foveros Directで採用が進んでいます。

定義・解説

ハイブリッドボンディングはバンプ不要でCu電極を直接接合する先端パッケージング技術。接続ピッチ1〜10μmとフリップチップの1/10以下の高密度を実現。HBM積層・TSMC SoIC・Sony CMOSイメージセンサーに採用。EV Group・SUSS MicroTecが主要装置メーカー。Cu-Cu接合の仕組みとフリップチップとの違いをわかりやすく解説。

ハイブリッドボンディング(Hybrid Bonding)とは、半導体チップやウェーハを接合する際に、銅(Cu)の金属パッドと酸化シリコン(SiO₂)誘電体を同時に直接接合する技術であり、バンプ(はんだ突起)を使用しない超微細ピッチの三次元積層を実現する先進パッケージング技術である。バンプレス接合により電極ピッチを1μm以下まで微細化でき、高密度・低遅延・低消費電力の垂直積層を可能にする。

ハイブリッドボンディングのプロセスは、①表面活性化(プラズマ処理またはSAB:Surface Activated Bonding)、②室温での仮接合(dielectric bonding)、③アニール(150〜400℃)によるCuパッドの熱膨張差を利用した金属接合の完成、というステップで構成される。接合界面の平坦性はサブナノメートルレベルが要求され、CMP精度と洗浄工程の品質が直接接合の歩留まりを左右する。

ハイブリッドボンディングはHBM(High Bandwidth Memory)の次世代スタッキング技術として注目を集めている。現行HBMはマイクロバンプ接合(ピッチ55μm程度)を使用しているが、HBM4世代以降はハイブリッドボンディングによる9μmピッチ以下の接合への移行が検討されている。TSMCのSoIC(System on Integrated Chips)やSamsungのX-Cubeはハイブリッドボンディングを活用した3D積層製品である。

ウェーハ対ウェーハ(W2W)、ダイ対ウェーハ(D2W)、ダイ対ダイ(D2D)の各ボンディング形式があり、製品の特性に応じて使い分けられる。W2Wは高スループットだがダイサイズの一致が必要で歩留まり最適化が困難。D2Wは既知良品ダイ(KGD)のみを選別して接合できるため実用的だが、アライメント精度と生産性のバランスが課題となる。

EV Group(EVG)やACSESSなどのウェーハボンディング装置メーカー、ASMPTなどのダイボンディング装置メーカーがハイブリッドボンディング対応の製品を展開している。接合後の検査(ボンディング界面の評価)には超音波顕微鏡やX線CTが使用される。2025〜2030年にかけてAIチップとメモリの3D統合に向けた主要技術として急速に普及が進んでいる。

関連するデータ・ツール

データHBM世代別スペック一覧表(HBM2E〜HBM4)図解パッケージ構造の断面比較図(ワイヤボンド〜3D積層)

よくある質問(FAQ)

ハイブリッドボンディングとフリップチップの違いは何ですか?
フリップチップは直径数十μmのはんだバンプを介して接合するのに対し、ハイブリッドボンディングはCu電極同士を直接接合しバンプを使いません。このため接続ピッチが50〜150μmから1〜10μmへと1桁以上微細化でき、接続密度は100倍以上になります。
ハイブリッドボンディングにはなぜCMPが重要なのですか?
Cu電極とSiO₂を同一平面で同時に接合するため、表面が原子レベルで平坦かつCu電極のディッシング量が精密に制御された状態を作る必要があるからです。この極めて厳しい平坦性要求をCMPが担っており、CMPの精度が接合歩留まりを直接左右します。
ハイブリッドボンディングはどの製品で使われていますか?
TSMCのSoIC(AMDの3D V-Cacheなど)、IntelのFoveros Direct、ソニーの積層型CMOSイメージセンサー、そしてHBM4以降の多段積層で採用・計画されています。接続密度と電力効率が性能を決めるAI向けチップで急速に普及しています。

設備の製造メーカー

TSMC(台湾積体電路製造)台湾

世界最大の半導体ファウンドリ。3nm、5nm、7nmなど最先端プロセスノードで業界をリード。Apple、NVI…

企業詳細を見る →
Samsung Electronics(サムスン電子)韓国

世界最大のメモリメーカーであり、先端ロジックファウンドリでもあるIDM。DRAM・NANDフラッシュで市場をリ…

企業詳細を見る →
EV Groupオーストリア

オーストリアを拠点とするウェーハボンディングおよびリソグラフィ装置の世界的リーダー。先端パッケージングおよびM…

企業詳細を見る →
ASMPT香港

SMT(表面実装技術)と半導体パッケージング装置の世界的メーカー。先端パッケージングからSMT製造まで包括的な…

企業詳細を見る →

関連カテゴリ

ハイブリッドボンディング装置

関連用語

HBM4(第4世代高帯域幅メモリ)とは →CoWoS(Chip on Wafer on Substrate)とは →ファンアウトウェーハレベルパッケージとは →UCIeとは →KGD(良品ダイ)とは →ウェハボンダーとは →バックグラインダー(裏面研削)とは →ウェハ薄化とは →

同じトピックの用語

先端パッケージング・CMOSイメージセンサー製造 のトピックで関連する用語です。

先進パッケージングとは →半導体材料とは →チップレットとは →エピタキシー(エピ成長)とは →HBM(高帯域幅メモリ)とは →ウェハボンディングとは →CMOSイメージセンサー(CIS)とは →TSV(貫通シリコンビア)とは →

同じトピックの企業

BesiオランダApplied Materials米国Kulicke & Soffa米国東京エレクトロン(TEL)日本Lam Research米国Suss MicroTecドイツ

比較・違いを学ぶ

CoWoSとInFOの違い(TSMC先進パッケージング比較)
CoWoSとInFOは、いずれもTSMCが提供する先進パッケージング技術です。CoWoSはシリコンインターポーザーを介して複数チップを横に並べ高密度接続する2.
ハイブリッドボンディングとフリップチップボンディングの違い
どちらもダイとダイ、またはダイと基板を電気的に接続する実装技術ですが、接合メカニズムと達成できる接続密度が根本的に異なります。フリップチップははんだバンプ(直径
HBM2EとHBM3の違い(世代別スペック比較)
HBM(High Bandwidth Memory)はDRAMを縦に積層しTSV(Through-Silicon Via)で接続した超高帯域メモリです。AI学習
2.5Dパッケージングと3D ICパッケージングの違い
ムーアの法則の鈍化に伴い、異なる機能のチップを高密度で組み合わせる「先進パッケージング」が半導体の性能向上の主戦場になっています。2.5D実装(CoWoS・In
TSVとワイヤーボンドの違い|接続密度・帯域幅・コストを比較
TSV(Through Silicon Via、シリコン貫通電極)とワイヤーボンディングはともに半導体チップと外部を電気接続する後工程技術ですが、接続方式・密度
CoWoS vs SoIC:TSMCの先端パッケージング技術の違い
CoWoS(Chip on Wafer on Substrate)とSoIC(System on Integrated Chips)はどちらもTSMCの先端パッ
← 用語集に戻る