最終更新 2026-10-19

層間絶縁膜とは(ILD)

Interlayer Dielectric

層間絶縁膜(ILD)とは、多層配線の各金属配線層の間を電気的に絶縁する膜です。上下・隣接する配線が短絡しないようにしつつ、配線間の寄生容量を小さく保つ役割を担います。微細化で配線間隔が狭まると容量による遅延が支配的になるため、SiO₂より誘電率の低いlow-k材料への置き換えが進みました。

目次6項目
  1. 定義・解説
  2. 図解
  3. よくある質問
  4. 関連用語
  5. 比較・違いを学ぶ
  6. 出典・参考資料

定義・解説

層間絶縁膜(ILD:Interlayer Dielectric)は、多層配線の各金属配線層の間を電気的に絶縁する膜です。上下・隣接する配線が短絡せず、かつ配線間の容量(寄生キャパシタンス)を小さく保つ役割を担い、配線工程(BEOL)の信号遅延と消費電力を左右する重要な膜です。

材料は世代とともに変化してきました。古くはTEOSを原料としたSiO₂が使われ、配線遅延(RC遅延)を抑えるため、フッ素添加のFSG、さらに炭素を含むSiOC系の低誘電率(Low-k)膜、空孔を導入したポーラスLow-k膜へと、より誘電率の低い材料へ移行しています。膜はCVDやスピンオンで形成します。

ILDに求められるのは、低い誘電率に加え、配線間の隙間を埋めるギャップフィル性、CMPに耐える機械的強度、銅の拡散を抑えるバリアとの整合などです。誘電率を下げるほど容量は減りますが、膜が脆くなりやすく、プロセス耐性とのトレードオフになります。

ILDは銅ダマシン配線とセットで使われ、low-kやteos、copper-interconnect、dual-damascineの各項と密接に関わります。成膜はApplied Materials・Lam Research・東京エレクトロンなどの装置が担います。multilevel-interconnectの項とあわせると、配線層構造の中でのILDの位置づけが明確になります。

図解

多層配線の断面における層間絶縁膜(ILD)の位置と役割
先端ロジックでは10層以上の配線を、それぞれ層間絶縁膜で隔てている。

関連するデータ・ツール

データ比誘電率一覧(半導体材料)図解半導体前工程の断面図解(MOSFETができるまで)計算・換算ツール配線RC遅延計算ツール(Cu・Co・Ru・Mo比較)計算・換算ツール酸化膜の色と膜厚 計算ツール(干渉色)

この用語を扱う職種

前工程(ウェハプロセス)成膜エンジニア(CVD・ALD工程)

よくある質問(FAQ)

low-k材料とは何ですか?
SiO₂の比誘電率3.9より低い誘電率を持つ絶縁材料で、SiOC(炭素ドープ酸化膜)などが使われます。配線間の寄生容量を減らしてRC遅延と消費電力を下げる目的で導入され、さらに膜中に微細な空孔を作るポーラスlow-kも使われます。
low-k材料の課題は何ですか?
誘電率を下げるほど機械的強度が落ち、CMPの応力やパッケージング時の熱応力で割れやすくなることです。また多孔質のためエッチングやアッシングのプラズマでダメージを受けやすく、誘電率が上がってしまう問題もあります。
エアギャップとは何ですか?
配線と配線の間の絶縁膜を意図的に取り除き、空気(比誘電率≒1)の層を作る技術です。理論上最も低い誘電率が得られるため寄生容量を大幅に削減できますが、機械的強度と製造の難しさから適用箇所は限定されます。

デバイスの製造メーカー

Applied Materials米国

世界最大の半導体製造装置サプライヤー。成膜、除去、改質、分析の包括的な製品ポートフォリオで、ウェーハ製造の全工…

Lam Research米国

エッチング装置の世界的リーダー。約39%の市場シェアを持ち、原子層エッチング(ALE)技術で先端3Dチップアー…

東京エレクトロン(TEL)日本

世界第3位の半導体製造装置メーカー。塗布現像、成膜、エッチング装置で高いシェアを誇り、先端プロセスに不可欠な技…

関連する装置カテゴリ

同じトピックの用語

配線・メタライゼーション のトピックで関連する用語です。

同じトピックの企業

荏原製作所日本ASMインターナショナルオランダKokusai Electric(国際電気)日本

比較・違いを学ぶ

出典・参考資料

  1. 東京エレクトロン nanotec museum「半導体用語集:低誘電率層間絶縁膜材料」(2026/10/10 確認)