EUV適用DRAM（EUV DRAM）は、DRAMの製造プロセスにEUV（極端紫外線）露光技術を導入した次世代DRAMです。DRAMのスケーリングは長年ArF液浸（ArFi）露光とマルチパターニングで行われてきましたが、1x nm以降の微細化では工程数・コスト・寸法精度に限界が生じました。EUV露光を導入することでマルチパターニング工程を削減し、より微細なパターン形成・コスト低減・歩留まり向上を同時に達成します。
DRAMスケーリングの世代と世代別EUV導入状況です。1x nm（20〜17nm）：ArFiのみ。1y nm（17〜15nm）：Samsung・SK HynixがコアセルへのEUV単層導入を開始。1z nm（15〜13nm）：EUV適用層を2〜3層に拡大、各社が本格移行。1α nm（13〜12nm）：Samsung 1α（EUV 5層超）・SK Hynix 1α・Micron 1α が量産中。1β nm（12〜10nm）：EUV多層（10層前後）で全社量産中（2024〜2025年）。1γ nm（10nm以下）：2025〜2026年に各社量産開始予定、High-NA EUV適用も視野。
各社の戦略の違いが競争優位を生んでいます。Samsungは1α nmで世界最初にEUV DRAM量産を開始し先行しましたが、歩留まり問題を抱えており回復に注力中。SK HynixはHBM用途（HBM3E・HBM4）にEUV DRAMを優先供給し、AIメモリ分野でプレミアム収益を確保。MicronはEUV導入のタイミングをSamsungより遅らせながら製造コスト最適化を優先し、1γ nmでHigh-NA EUV活用も検討しています。
EUV DRAM製造の技術課題は独特です。DRAMはロジックとは異なり高アスペクト比のキャパシタ構造（セルキャパシタ深さ3〜5μm）を持ち、EUV露光の適用レイヤーが限定的（主にアクティブ・ゲート・コンタクト層）です。DRAMセルの縮小に伴いビットセル面積（6F²）の維持が困難になっており、4F²構造や埋め込みビットライン（Buried Bit Line：BBL）構造への移行も並行して研究されています。
EUV DRAMはASMLのEUV装置需要のDRAM側ドライバーとして2026〜2028年に大きく拡大します。各社が1γ nm世代に向けてEUV露光装置を大量発注しており、ASMLの受注残高に占めるDRAMメーカー比率が上昇中です。High-NA EUVのDRAMへの適用はロジックより数年遅れ（2027〜2028年以降）と見られていますが、Micronが先行評価中であり、DRAMスケーリング競争の将来を左右する重要技術となっています。