比較最後更新 2026年10月8日

2.5D封裝與3D IC封裝的差異

隨著摩爾定律趨緩,將不同功能的晶片以高密度組合的「先進封裝」已成為提升半導體效能的主戰場。2.5D封裝(CoWoS・Intel EMIB)在矽中介層上將多顆晶片水平並排,3D IC封裝(台積電的SoIC、HBM堆疊、Intel的Foveros)則以TSV或混合鍵合將多顆晶粒垂直堆疊。選擇哪一種,取決於所需的頻寬、發熱、成本與晶片設計的複雜度。

Verdict結論

2.5D封裝與3D IC封裝最大的差異在於「晶片是水平並排還是垂直堆疊」。2.5D是在矽或玻璃中介層上並排配置多顆晶粒,以40~55μm間距的微凸塊連接(代表為CoWoS・EMIB)。3D IC以TSV或Cu-Cu混合鍵合將晶粒垂直堆疊,連接間距在1μm以下,I/O頻寬密度超過1Tbps/mm²,但熱量集中是設計上的課題。

主要差異

2.5D封裝與3D IC封裝依比較面向比較
比較面向2.5D封裝3D IC封裝
基本結構在矽(或玻璃)中介層上水平並排配置多顆晶粒以TSV或混合鍵合將多顆晶粒垂直堆疊
連接技術微凸塊(40~55μm間距)/細間距RDLTSV(<10μm間距)或Cu-Cu混合鍵合(<1μm)
凸塊間距10~55μm(依用途而有差異)Cu-Cu直接接合:<1μm,TSV:2~10μm
I/O頻寬密度高(10~100 Gbps/mm²)極高(>1 Tbps/mm²,Cu-Cu直接接合)
散熱設計相對容易(水平並排,容易確保散熱路徑)困難(垂直堆疊熱量不易散出。液冷、微流道被看好)
代表技術TSMC CoWoS-S/L/R、Intel EMIB、Samsung I-CubeTSMC SoIC、Intel Foveros、HBM堆疊(TSV接合)、Sony IMX(Cu-Cu)
主要用途AI GPU+HBM(NVIDIA H100等)、多晶片SoCDRAM堆疊(HBM本體)、CMOS影像感測器、未來的邏輯堆疊
成本高(中介層製造),但良率管理相對容易極高(混合鍵合的精度要求嚴格)

小晶片設計中2.5D與3D的運用區分

超微的EPYC(EPYC Genoa・Bergamo)將CCD小晶片以2.5D方式配置在IOD周圍。Intel則推出結合Foveros(3D)與EMIB(2.5D)的「Co-EMIB」來連接CPU與GPU,混合架構也已出現。台積電的SoIC(System-on-Integrated-Chips)是以Cu-Cu直接接合堆疊邏輯晶粒的3D技術,正逐步應用於蘋果的A/M系列。實際選擇時會綜合考量產品的效能需求、熱預算與開發成本。

什麼是混合鍵合

混合鍵合(Hybrid Bonding)是同時進行SiO₂絕緣層之間的直接接合與Cu-Cu金屬直接接合的3D堆疊技術。由於不使用凸塊,可突破凸塊間距的物理極限(~10μm),以1μm以下的超細間距實現數千億個I/O。已在索尼的CMOS影像感測器(背照式+處理晶片堆疊)、台積電的SoIC-X、Intel Foveros Direct中實用化,也可望延伸到下一代AI GPU與記憶體的連接。

3D IC的熱管理:下一道牆

3D堆疊的課題在於熱管理。垂直堆疊的晶粒容易阻斷散熱路徑,使下層晶粒溫度上升。目前主要的做法有①微流道冷卻(在晶片內流通液態冷媒)、②晶粒薄化(50μm以下)以降低熱阻、③最佳化導熱TIM(Thermal Interface Material)。特別是若能實現GPU+HBM的3D化,頻寬將大幅提升,但散熱設計被視為量產化最大的瓶頸。

常見問題

2.5D封裝是什麼?(2.5D封裝的定義)
2.5D封裝是將多顆半導體晶片(晶粒)水平並排配置在矽或玻璃中介層上,透過中介層的導線進行高密度連接的封裝方式。可用比一般PCB(印刷電路板)細上一個數量級的導線間距(數μm~數十μm)連接,實現GPU+HBM這類超高頻寬連接。代表技術為台積電的CoWoS與Intel的EMIB。
3D IC是什麼?(3D IC的定義)
3D IC是以TSV(矽穿孔)或混合鍵合將多顆半導體晶粒垂直堆疊的積體電路技術。由於晶粒間的導線距離極短,可實現超高頻寬、低功耗的連接,但散熱設計與製造成本比2.5D更困難。代表例有TSMC SoIC、Intel Foveros與HBM本體的堆疊(TSV接合)。
小晶片是什麼?與2.5D/3D有什麼關係?
小晶片(Chiplet)是將不同功能或不同製造節點的小型晶片組合起來,實現相當於SoC功能的設計方法。2.5D・3D封裝就是用來高密度連接這些小晶片的封裝技術。超微的EPYC(2.5D)、Intel的Core Ultra(EMIB+Foveros)、NVIDIA的Blackwell(CoWoS)是小晶片設計的代表例。
混合鍵合與覆晶有什麼差異?
覆晶以焊料凸塊(>100μm)或銅柱(>40μm)連接晶粒與基板。混合鍵合不使用凸塊,透過SiO₂絕緣層與Cu-Cu直接接合實現<1μm的超細間距。覆晶量產實績豐富、成本相對較低;混合鍵合則適合需要超高密度I/O的下一代AI/記憶體應用。
日本企業在先進封裝市場扮演什麼角色?
日本在先進封裝供應鏈中具有重要地位。日本企業在晶圓接合設備(EV Group・SUSS MicroTec等)、切割・研磨設備(迪思科・東京精密)、封裝載板材料(味之素Fine-Techno:ABF等)、檢測設備(東京精密・日立高新技術)等領域具有優勢。特別是有機互連載板(ABF載板)目前幾乎由日本廠商獨占供應。

延伸閱讀


所屬主題