Verdict結論
TSV與打線接合最大的差異在於「連接密度」。TSV是垂直貫穿矽的銅導線，間距1～50μm，每1顆晶粒可實現數千～數萬條連接，導線長度最短，訊號延遲也極小，是HBM等先進封裝不可或缺的技術。打線接合是以金屬細線連接焊墊的成熟技術，間距50～150μm、數十～數百條，密度較低，但成本低，至今仍廣泛用於通用產品的大量生產。
主要差異
| 比較面向 | TSV（矽穿孔） | 打線接合 |
|---|---|---|
| 連接方式 | 垂直貫穿矽的銅導線 | 以金屬細線（Au/Al/Cu）連接焊墊 |
| 連接間距 | 1～50μm（HBM: ~55μm） | 50～150μm（最小約30μm） |
| 連接密度 | 數千～數萬條/晶粒（HBM: 1024bit以上） | 數十～數百條/晶粒 |
| 訊號延遲 | 極短（垂直連接，導線長度最短） | 相對較長（線弧長度數mm～數cm） |
| 頻寬 | 超高頻寬（HBM3E: 1.2TB/s） | 低～中頻寬（每1顆晶片數十～數百Gbps） |
| 功耗 | 低（導線短・靜電容量低） | 相對較高（導線長・寄生電容高） |
| 製造成本 | 高（DRIE・CVD・電鍍等多道步驟） | 低～中（成熟技術・步驟簡單） |
| 適用用途 | AI GPU/HPC用HBM・3D IC・CoWoS | 通用IC封裝・車用・消費性產品 |
TSV為何成本高
形成TSV需要多道高精度步驟：以DRIE（深反應式離子蝕刻）形成通孔、以ALD/CVD沉積絕緣膜與阻障金屬、以電解銅電鍍填充通孔、以CMP平坦化，再以晶背研磨機進行晶圓薄化。每道步驟都需要專用的昂貴設備，製程管理也很嚴格，因此製造成本遠高於打線接合。
打線接合至今仍是主角的原因
打線接合是擁有50年以上歷史的成熟技術，在設備成本、材料成本與良率方面都非常有利。在車用半導體、消費性IC封裝、功率元件等多數不需要高頻寬的用途中，打線接合是最符合經濟效益的連接方式。即使先進封裝日益普及，從數量上來看，打線接合在整個半導體市場中仍是最多的連接方式。
該用哪一種？依用途區分
在AI GPU、HPC、行動SoC等要求高頻寬、低功耗、高整合度的用途中，TSV是必要的。另一方面，在微控制器、感測器、電源IC、車用功率元件、LED、中低效能記憶體等通用、消費性與車用用途中，打線接合仍是主流。在同一個封裝內，也有將TSV（HBM堆疊）與打線接合（基底晶粒的對外連接）組合使用的情況。
常見問題
TSV與打線接合最大的差異是什麼？
最大的差異在於連接方式與密度。TSV是垂直貫穿矽的銅導線，可實現數千～數萬條的超高密度連接。打線接合是以金屬細線連接焊墊的方式，連接數量通常限於數十～數百條。頻寬、訊號延遲與功耗全都是TSV較優，但成本則是打線接合低得多。
HBM為什麼使用TSV？
HBM是將多顆DRAM晶粒垂直堆疊，並以超近距離與AI GPU連接的高頻寬記憶體。要實現1024bit以上的超寬匯流排，需要數千條訊號線，以打線接合的間距（50～150μm）在物理上不可能做到。TSV可以數μm～50μm的間距實現，使HBM的超寬匯流排連接成為可能。
打線接合將來會消失嗎？
短期內不會消失。在AI/HPC用的先進封裝中，TSV與混合鍵合正在崛起，但在通用IC、車用、消費性的大量生產產品中，打線接合是經濟上最佳的連接方式。從整體市場來看，打線接合在數量上仍是最多的，預計兩者將長期共存。