先進封裝
涵蓋 2.5D／3D 封裝、小晶片（Chiplet）、中介層、矽穿孔（TSV）、混合鍵合與 HBM 堆疊等技術。先進封裝透過高密度連接多顆晶片來提升系統效能，是電晶體微縮之外提升整體性能的重要途徑。
比較文章（11 篇）
- CoWoS與InFO的差異（台積電先進封裝比較）CoWoS與InFO最大的差異在於「有無矽中介層」。CoWoS是透過矽中介層將多顆晶片與HBM高密度連接的2.5D結構，用於NVIDIA H100等AI GPU。InFO則是不使用…
- HBM2E與HBM3的差異（各世代規格比較）HBM2E與HBM3最大的差異在於「頻寬幾乎提高為2倍」。HBM2E最高3.6Gbps/pin、1個堆疊460GB/s、容量16GB（8Hi），搭載於NVIDIA A100。HBM…
- 2.5D封裝與3D IC封裝的差異2.5D封裝與3D IC封裝最大的差異在於「晶片是水平並排還是垂直堆疊」。2.5D是在矽或玻璃中介層上並排配置多顆晶粒，以40～55μm間距的微凸塊連接（代表為CoWoS・EMIB…
- TSV與打線接合的差異｜連接密度、頻寬與成本比較TSV與打線接合最大的差異在於「連接密度」。TSV是垂直貫穿矽的銅導線，間距1～50μm，每1顆晶粒可實現數千～數萬條連接，導線長度最短，訊號延遲也極小，是HBM等先進封裝不可或缺…
- 混合鍵合與覆晶接合的差異混合鍵合與覆晶最大的差異在於「有沒有凸塊」。混合鍵合將Cu電極直接熱壓接合，不需要凸塊，可實現連接間距1～10μm、10,000～100,000個連接/mm²這種高出好幾個數量級的…
- CoWoS vs SoIC：台積電先進封裝技術的差異CoWoS與SoIC最大的差異在於「晶片是橫向並排還是垂直堆疊」。CoWoS是在矽中介層上橫向配置多顆晶片的2.5D技術，以25～40μm間距的微凸塊連接。SoIC是將晶片直接垂直…
- CoWoS與FOPLP的差異（2.5D先進封裝比較）CoWoS與FOPLP最大的差異在於「基板材料與處理單位」。CoWoS在300mm晶圓上製作矽中介層或RDL，能以2μm以下的L/S搭載多個HBM堆疊，但中介層價格昂貴，每1顆AI…
- 小晶片與單晶片的差異（設計架構比較）小晶片與單晶片最大的差異在於「整合在1個晶粒上，還是分割成多個小晶粒」。單晶片將所有功能整合在1個晶粒上，互連延遲最小、設計簡單，但面積越大，缺陷機率越高，良率隨之下降。小晶片依功…
- 玻璃基板與矽中介層的差異（先進封裝比較）玻璃基板與矽中介層最大的差異在於「材料與可處理的尺寸」。矽中介層在CoWoS等已有實績，可實現1μm L/S以下的超微細RDL，但尺寸上限為300mm晶圓，矽原料成本與CMOS設備…
- EMIB與CoWoS的差異（2.5D先進封裝比較）EMIB與CoWoS最大的差異在於「矽用到什麼程度」。CoWoS（台積電）將所有晶粒置於大型矽中介層上，因此中介層的最大尺寸受光罩尺寸限制，面積加大帶來的良率與成本負擔也較大。EM…
- Foveros與SoIC的差異（3D堆疊技術比較）Foveros與SoIC最大的差異在於「提供者與接合方式的出發點」。Foveros（英特爾）是在基底晶粒上3D堆疊運算塊（compute tile）等的方式，從最初的微凸塊演進到F…
用語解說（35 個）
- 先進封裝先進封裝是把多顆晶片以高密度互連整合在一起的封裝技術總稱，包括 2.5D、3D 堆疊與扇出型封裝。在電晶體微縮越來越困難的時代，它成為提升系統效能的主要手段之一。
- 小晶片（Chiplet）小晶片（Chiplet）是不以單一大型晶片製作，而是依功能區塊個別製造小型晶粒，再以先進封裝進行2.5D 或3D 整合的設計架構。其優點是小晶粒的缺陷機率較低、良率較高，且可只將 …
- HBMHBM（高頻寬記憶體）是把多顆 DRAM 晶片以矽穿孔（TSV）垂直堆疊的記憶體，介面寬度遠大於一般 DRAM，是 AI 加速器與高效能運算不可或缺的元件。
- 晶圓接合晶圓接合是將2片晶圓或薄化晶粒高精度對準後接合的技術。包括不使用黏著劑、直接接合表面的直接接合，以及同時接合 Cu 電極與絕緣膜的混合鍵合等方式，用於3D IC、SOI 基板、ME…
- 矽穿孔（TSV）矽穿孔（TSV）是垂直貫穿矽晶片、內部填入金屬的導通孔，讓上下堆疊的晶片以最短的距離連接，是 HBM 與 3D 封裝的核心技術。
- 覆晶覆晶是將半導體晶片的電路形成面（主動面）朝下，直接安裝於基板上的連接技術，在晶片端子上形成稱為「凸塊」的凸起狀連接電極，與基板電極直接接合。
- WLCSP（晶圓級晶片尺寸封裝）WLCSP（晶圓級晶片尺寸封裝）是在晶圓切割成單顆之前，直接以晶圓狀態進行重布線層（RDL）與焊料凸塊形成等封裝步驟，最後再切割完成的封裝技術。
- 混合鍵合（Hybrid Bonding）混合鍵合是將銅（Cu）金屬焊墊與氧化矽（SiO₂）介電質同時直接接合，不使用焊料凸塊即可堆疊晶片的技術。由於不需凸塊，電極間距可微縮至1μm以下，實現高密度、低延遲、低功耗的3D堆…
- InFO（整合扇出型封裝）InFO（整合扇出型封裝）是台積電開發並量產的扇出型晶圓級封裝（FOWLP）技術，以重布線層連接封裝外部端子，實現無載板、薄型與高密度連線。
- FOPLP（扇出型面板級封裝）FOPLP（扇出型面板級封裝）是不在晶圓（直徑300mm圓形）上、而在大型矩形面板上進行扇出型封裝的技術，1次處理可取得的晶片數大幅增加，可望降低成本。
- PLP（面板級封裝）PLP（面板級封裝）是不在300mm圓形晶圓上、而在大型矩形面板上進行半導體後段封裝的製造方法，可大幅增加每片可取得的晶片數並降低成本。
- 2.5D封裝2.5D封裝是將多顆半導體晶粒並排搭載於矽中介層或RDL（重布線層）橋接等中間層上，並以微細導線高密度連接的構裝方式，而非在基板上垂直堆疊（3D）。
- 3D IC（三維堆疊積體電路）3D IC（三維堆疊積體電路）是將多顆半導體晶粒沿垂直方向（Z 軸方向）堆疊，並以 TSV 或混合鍵合進行電氣連接的積體電路技術，可在縮小占用面積的同時實現更多功能與更高頻寬。
- 中介層（Interposer）中介層是用來將多顆晶片並排搭載的中間基板，負責以高密度、短距離連接晶片。它能提供封裝載板（PCB）因導線間距過粗而無法實現的數μm～數十μm 微細導線，讓 GPU 與 HBM 之類…
- CoWoSCoWoS 是台積電開發的 2.5D 先進封裝技術：把運算晶片與 HBM 記憶體並排放在中介層上，再接到封裝載板，讓晶片之間以極短距離、極高頻寬互連。
- 扇出型晶圓級封裝（FOWLP）扇出型晶圓級封裝（FOWLP）是將晶片埋入重組晶圓，並把重布線層（RDL）延伸到晶片外圍以配置輸入輸出端子的封裝技術。
- SoIC（系統整合晶片）SoIC（系統整合晶片）是台積電提供的 3D 先進封裝技術，不使用凸塊，而以銅對銅的混合鍵合直接接合多顆晶粒並垂直堆疊。
- EMIB（嵌入式多晶粒互連橋接）EMIB（嵌入式多晶粒互連橋接）是英特爾開發的 2.5D 先進封裝技術，在封裝載板中嵌入小型矽橋接，以高密度連接相鄰的多顆晶粒。
- Foveros（英特爾 3D 堆疊技術）Foveros（英特爾 3D 堆疊技術）是英特爾的 3D 先進封裝技術，將多顆邏輯晶粒垂直堆疊，並以微凸塊或混合鍵合直接連接晶粒之間。
- 重布線層（RDL）重布線層（RDL）是將晶片上I/O焊墊的位置與間距「重新布線」到更寬間距或不同配置的薄膜金屬導線層，由低介電常數有機絕緣膜與Cu導線層1～數層堆疊而成。
- 微凸塊微凸塊是用於晶片與晶片、或晶片與中介層之間電性連接的小型焊料（或金屬）凸塊，直徑通常為10～50μm，比傳統C4凸塊（直徑100～200μm）大幅微縮。
- 銅柱凸塊銅柱凸塊是覆晶封裝使用的電性連接結構，在晶片焊墊上以電解Cu電鍍形成柱狀銅，再於其上覆蓋焊料（SnAg），可實現細間距化、高電流密度化與低電感化。
- 玻璃核心基板玻璃核心基板是以玻璃取代有機材料（ABF）作為封裝載板核心材料的封裝基板，熱膨脹係數小，可進行高密度、微細的RDL圖案化。
- SiP（系統級封裝）SiP（系統級封裝）是將多顆半導體晶片與被動元件整合於單一封裝內，以實現系統功能的構裝技術。
- PoP（堆疊式封裝）PoP（堆疊式封裝）是將完成的半導體封裝上下堆疊，並以錫球電性連接封裝之間的3D構裝技術。代表性架構是下層為邏輯（應用處理器）、上層為記憶體（LPDDR），由於可節省構裝面積，廣泛…
- 先進封裝設備先進封裝設備是實現2.5D/3D IC、小晶片、Fan-Out WLP、HBM堆疊等高密度封裝的後段製程設備群。
- 晶圓接合機晶圓接合機是在原子、分子層級接合2片以上晶圓或晶片的先進封裝設備。從 CMOS 影像感測器的導線層接合、以 TSV 實現的3D IC、MEMS 的封蓋接合，到 AI 晶片用的混合鍵…
- 玻璃穿孔（TGV）玻璃穿孔（TGV）是將貫穿玻璃基板的微細孔以銅等材料導體化，使基板正面與背面電性連接的結構。與矽的 TSV 不同，玻璃本身是絕緣體，因此不需要襯層，高頻特性與大面積平坦性也較佳。它…
- 回焊（Reflow）回焊是將錫膏或錫球加熱熔化，使零件與基板電極一次完成接合的焊接方法。依預熱・主加熱・冷卻的溫度曲線進行，無鉛焊料的峰值約230～250℃，零件的耐熱條件則由JEDEC J-STD-…
- 錫球錫球是以格狀排列安裝在BGA、CSP等封裝背面的球狀焊料，作為組裝到基板時的外部端子。直徑以0.76mm左右至0.25mm前後為主，以植球機搭載後經回焊接合。材料為SAC305等無…
- 對準（Alignment）對準（alignment）即位置對齊，在半導體製造中，是將接下來要轉印的圖案或要貼合的對象，精確對齊晶圓上既有圖案位置的操作。曝光機會讀取前一層的對準標記，以奈米級精度校正位置，其…
- 封裝翹曲（Warpage）封裝翹曲（Warpage）是因熱膨脹係數不同的晶片、樹脂、基板伸縮量的差異，使半導體封裝彎曲成弓形的現象。翹曲方向會隨溫度改變，迴焊時翹曲過大會造成BGA空焊或橋接等組裝不良。在大…
- 聚醯亞胺（Polyimide）聚醯亞胺是在樹脂中具有頂級耐熱性，且絕緣性、強度與耐化學性也很優異的高分子。在半導體中，它作為晶片表面的保護膜（緩衝塗層）以緩和封膠的應力，在先進封裝中則用於重布線層（RDL）的絕…
- 點膠機（Dispenser）點膠機是將黏著劑、樹脂、錫膏等液態材料，以固定的量吐出並塗佈在固定位置的設備。在半導體後段製程中，用於塗佈底部填充膠（underfill）與黏晶用膠材等。有氣壓式、螺桿式、容積計量…
- 暫時鍵合／解鍵合（TBDB）暫時鍵合／解鍵合（TBDB）是將晶圓暫時黏著在支撐基板（載板，carrier）上進行薄化研磨與加工，完成後再剝離的技術。厚度數十µm的薄晶圓單獨存在時會因翹曲或破裂而無法處理，因此…
最後更新：2026年10月8日