Verdict結論
混合鍵合與覆晶最大的差異在於「有沒有凸塊」。混合鍵合將Cu電極直接熱壓接合，不需要凸塊，可實現連接間距1～10μm、10,000～100,000個連接/mm²這種高出好幾個數量級的密度。覆晶是透過焊料凸塊接合的成熟技術，間距50～150μm、100～1,000個連接/mm²。在AI GPU的HBM堆疊與3D IC中，混合鍵合正快速普及。
主要差異
| 比較面向 | 混合鍵合 | 覆晶接合 |
|---|---|---|
| 接合方式 | Cu-Cu直接熱壓接合（不需凸塊） | 透過焊料凸塊（Sn-Ag・SnAgCu）接合 |
| 連接間距 | 1～10μm（下一代為<1μm） | 50～150μm（微凸塊可達30μm左右） |
| 連接密度 | 10,000～100,000 個連接/mm² | 100～1,000 個連接/mm² |
| 頻寬 | 以超高密度連接達1TB/s以上（HBM3E水準） | 單靠覆晶在頻寬上有其極限 |
| 製造難度 | 對表面平坦化（CMP）與無塵室的要求極高 | 成熟製程，良率管理容易 |
| 成本 | 高成本（設備・無塵室・製程管理） | 相較混合鍵合成本低得多 |
| 主要用途 | HBM堆疊・3D IC・TSMC SoIC・AI GPU | CPU/GPU的錫球封裝・一般封裝 |
| 主要設備廠商 | EV Group・SUSS MicroTec（W2W）、Besi・ASMPT（D2W） | Kulicke & Soffa・Besi・ASMPT・日月光（ASE） |
需要混合鍵合的背景
AI・HPC用處理器最大的瓶頸是記憶體頻寬的擴充。即使以HBM（高頻寬記憶體）堆疊多顆DRAM，覆晶的凸塊間距（50μm以上）仍無法提供足夠的訊號線數量。混合鍵合完全取消凸塊，讓Cu電極直接接觸並以熱壓進行擴散接合，實現10μm以下的間距。每1mm²的訊號線密度提高到覆晶的100倍以上，使HBM3E與HBM4所要求的超過1TB/s頻寬成為可能。
覆晶仍被使用的原因
混合鍵合效能高但成本也高，需要表面粗糙度1nm以下的鏡面研磨與超潔淨的接合環境。在CPU的BGA封裝、SoC基板連接與通用邏輯上，覆晶能發揮足夠的效能，且在成本、良率與量產性上遠優於混合鍵合。先進AI GPU與3D IC使用混合鍵合的同時，大部分一般半導體產品今後仍將以覆晶為主流。
與小晶片的關係
在小晶片（將依功能分割的晶粒在封裝中整合的設計架構）的高效能版本中，晶粒間的頻寬需求高，混合鍵合正成為有力的接合技術。英特爾的Foveros 3D堆疊與台積電的SoIC（System on IC）也已採用。另一方面，英特爾的EMIB（Embedded Multi-Die Interconnect Bridge）是使用矽橋的方式，與混合鍵合是不同的做法。如何在成本、良率與設計限制之間取得平衡來選擇接合方式，是設計的關鍵。
常見問題
混合鍵合與覆晶最大的差異是什麼？
最大的差異在於接合方式與連接間距。覆晶透過焊料凸塊（直徑50μm以上）接合，因此連接間距以微凸塊而言約30μm就是極限。混合鍵合不使用凸塊，讓Cu電極直接接觸，以熱與壓力使Cu之間擴散接合，因此連接間距可縮小到1～10μm，連接密度提升100～1000倍。
為什麼AI半導體需要混合鍵合？
AI GPU（NVIDIA H100等）必須與HBM（高頻寬記憶體）進行超高密度連接。HBM3E需要1024bit的超寬匯流排，以傳統覆晶的凸塊間距，在物理上訊號線數量不夠。混合鍵合10μm以下的間距可在1mm²內配置數萬條訊號線，實現超過1TB/s的頻寬。
混合鍵合設備的主要廠商有哪些？
晶圓對晶圓（W2W）接合設備由EV Group（EVG）與SUSS MicroTec這2強主導。晶片對晶圓（D2W・小晶片用）設備的主要供應商為Besi、ASMPT（前ASM Pacific）與TOFLO。在TSMC SoIC製程中，據稱以EVG的晶圓接合機為主力。