CFET（Complementary FET：互補式場效電晶體）是將N通道FET（NFET）與P通道FET（PFET）沿垂直方向堆疊的三維電晶體結構。傳統CMOS電路是將NFET與PFET沿水平方向並排配置，而CFET將PFET堆疊在NFET正上方，把互補式電晶體對收納於1個電晶體的佔用面積內，可大幅縮小單元面積。
CFET是奈米片電晶體的延伸技術，基本形式是下層為NFET用奈米片、上層為PFET用奈米片的堆疊結構。各電晶體的閘極可共用或獨立構成，能以極精簡的方式實現反相器、NAND閘等基本邏輯單元。理論上試算，採用CFET可將標準單元面積縮減50%以上。
製造上最大的難點在於製程的複雜度。NFET層與PFET層必須分別以獨立的通道材料、源極/汲極與閘極堆疊形成，再將各自的接觸窗在垂直方向上分離並連接。由於堆疊高度增加，需要高深寬比（High Aspect Ratio）蝕刻、ALD、選擇性成膜等超高精度製程。確保良率是商業量產最大的障礙。
imec（比利時的半導體研究機構）率先進行CFET的概念驗證，英特爾也將CFET納入長期藍圖。台積電與三星也在研究階段投入。實用化時間預計在2nm之後的節點（1nm前後），預期將先從僅應用於邏輯單元特定部分的半單晶式（semi-monolithic）CFET開始普及。
CFET若能實用化，將大幅有助於延續摩爾定律。此外，與背面供電（BSPDN）結合後，可將電源網路與訊號導線完全分離，同時解決繞線壅塞並降低功耗。支撐CFET的設備與材料技術（選擇性ALD、精密蝕刻、高深寬比量測）的需求可望擴大。