最後更新:2026年10月8日後段製程・先進封裝先進封裝

混合鍵合(Hybrid Bonding)是什麼

Hybrid Bonding

混合鍵合是將銅(Cu)金屬焊墊與氧化矽(SiO₂)介電質同時直接接合,不使用焊料凸塊即可堆疊晶片的技術。由於不需凸塊,電極間距可微縮至1μm以下,實現高密度、低延遲、低功耗的3D堆疊。HBM多層堆疊、台積電SoIC、英特爾Foveros Direct正陸續採用。

目錄5 項
  1. 定義與原理
  2. 常見問題
  3. 相關企業
  4. 相關用語
  5. 比較文章

定義與原理

混合鍵合(Hybrid Bonding)是在接合半導體晶片或晶圓時,將銅(Cu)金屬焊墊與氧化矽(SiO₂)介電質同時直接接合的技術,是不使用凸塊(焊料突起)、實現超微細間距立體堆疊的先進封裝技術。無凸塊接合可將電極間距微縮至1μm以下,實現高密度、低延遲、低功耗的垂直堆疊。

混合鍵合的製程步驟為:①表面活化(電漿處理或SAB:Surface Activated Bonding);②在室溫下暫時接合(dielectric bonding);③以退火(150~400℃)利用Cu焊墊的熱膨脹差完成金屬接合。接合介面要求次奈米等級的平坦度,CMP精度與清洗步驟的品質直接左右接合良率。

混合鍵合作為HBM(High Bandwidth Memory)的次世代堆疊技術備受矚目。現行HBM採用微凸塊接合(間距約55μm),HBM4世代以後則正在評估轉向以混合鍵合實現9μm間距以下的接合。台積電的SoIC(System on Integrated Chips)與三星的X-Cube都是運用混合鍵合的3D堆疊產品。

接合形式分為晶圓對晶圓(W2W)、晶粒對晶圓(D2W)、晶粒對晶粒(D2D),依產品特性分別採用。W2W產能高,但晶粒尺寸必須一致,良率最佳化困難。D2W可只挑選已知良品晶粒(KGD)進行接合,較為實用,但對準精度與生產力的平衡是其課題。

EV Group(EVG)、ACSESS等晶圓接合設備廠商,以及ASMPT等黏晶設備廠商,均推出支援混合鍵合的產品。接合後的檢測(接合介面評估)使用超音波顯微鏡與X光CT。2025~2030年間,混合鍵合作為AI晶片與記憶體3D整合的主要技術,正快速普及。

混合鍵合(Hybrid Bonding)的常見問題

混合鍵合與覆晶有何不同?
覆晶是透過直徑數十μm的焊料凸塊進行接合,而混合鍵合則是將Cu電極彼此直接接合,不使用凸塊。因此連接間距可從50~150μm微縮到1~10μm,縮小1個數量級以上,連接密度達100倍以上。
為什麼CMP對混合鍵合很重要?
因為要在同一平面上同時接合Cu電極與SiO₂,必須讓表面達到原子等級的平坦,並精密控制Cu電極的碟陷(dishing)量。這種極為嚴苛的平坦度要求由CMP負責,CMP的精度直接左右接合良率。
混合鍵合用在哪些產品上?
台積電的SoIC(超微的3D V-Cache等)、英特爾的Foveros Direct、索尼的堆疊型CMOS影像感測器,以及HBM4以後的多層堆疊,都已採用或計畫採用。在連接密度與電源效率決定性能的AI晶片上,混合鍵合正快速普及。

相關設備・材料

相關企業

比較文章

所屬主題